JPH0697368A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0697368A JPH0697368A JP4243287A JP24328792A JPH0697368A JP H0697368 A JPH0697368 A JP H0697368A JP 4243287 A JP4243287 A JP 4243287A JP 24328792 A JP24328792 A JP 24328792A JP H0697368 A JPH0697368 A JP H0697368A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- stress
- matching
- semiconductor device
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 半導体チップをモールドに封入する場合の応
力による素子特性の変動を防ぐ。 【構成】 応力は、半導体チップの周囲から中心に向か
って力が加わるため、トランジスタ群３及び抵抗群４の
配置を周縁部から中心に向かって同方向となるように配
置する。これによりトランジスタ群３及び抵抗群４に対
する応力の影響を一様に受け、素子の変動量を一定す
る。特に隣接する素子では応力による相対差はなくな
る。
力による素子特性の変動を防ぐ。 【構成】 応力は、半導体チップの周囲から中心に向か
って力が加わるため、トランジスタ群３及び抵抗群４の
配置を周縁部から中心に向かって同方向となるように配
置する。これによりトランジスタ群３及び抵抗群４に対
する応力の影響を一様に受け、素子の変動量を一定す
る。特に隣接する素子では応力による相対差はなくな
る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特
にマスクパターンレイアウトにおける素子配置構造に関
する。
にマスクパターンレイアウトにおける素子配置構造に関
する。
【０００２】
【従来の技術】マスクパターンレイアウトに関して整合
を要するトランジスタや抵抗は、隣接配置で方向性を統
一している。
を要するトランジスタや抵抗は、隣接配置で方向性を統
一している。
【０００３】従来のマスクレイアウトパターンの一例を
図２に示す。整合を要するトランジスタ群３や抵抗群４
は、ペアーとして配置し、半導体チップ５の周縁に対し
て平行又は垂直方向である。また、他の整合性をもたせ
たペアーの素子とは、互いに独立であり、その方向性は
任意である。
図２に示す。整合を要するトランジスタ群３や抵抗群４
は、ペアーとして配置し、半導体チップ５の周縁に対し
て平行又は垂直方向である。また、他の整合性をもたせ
たペアーの素子とは、互いに独立であり、その方向性は
任意である。
【０００４】
【発明が解決しようとする課題】モールド封入時の熱に
よって膨張したリードフレームが収縮するときに、半導
体チップとリードフレームの熱膨張率の違いにより、リ
ードフレームが半導体チップを収縮させる力が作用し、
ピエゾ抵抗効果が生じて素子特性の変動が起こるのは一
般に知られている。
よって膨張したリードフレームが収縮するときに、半導
体チップとリードフレームの熱膨張率の違いにより、リ
ードフレームが半導体チップを収縮させる力が作用し、
ピエゾ抵抗効果が生じて素子特性の変動が起こるのは一
般に知られている。
【０００５】リードフレームの収縮により半導体チップ
に加える力の方向は、半導体チップの周囲から中心点に
向かう方向であり、半導体チップの周辺部、特にコーナ
ー近傍で素子特性の変動が大きい。
に加える力の方向は、半導体チップの周囲から中心点に
向かう方向であり、半導体チップの周辺部、特にコーナ
ー近傍で素子特性の変動が大きい。
【０００６】従来のマスクパターンレイアウトにおける
素子配置においては、整合性をもたせる素子ペアーが半
導体チップの一辺から見たとき、周縁に対して平行もし
くは垂直に配置しているため、モールド封入時にリード
フレームが半導体チップに加える力が素子ペアーのそれ
ぞれの素子に不均等に加わり、ピエゾ抵抗効果の影響が
素子間で異なり、整合性がずれるという問題点があっ
た。
素子配置においては、整合性をもたせる素子ペアーが半
導体チップの一辺から見たとき、周縁に対して平行もし
くは垂直に配置しているため、モールド封入時にリード
フレームが半導体チップに加える力が素子ペアーのそれ
ぞれの素子に不均等に加わり、ピエゾ抵抗効果の影響が
素子間で異なり、整合性がずれるという問題点があっ
た。
【０００７】本発明の目的は、半導体チップをモールド
に封入する場合の応力による素子特性の変動を防ぐ半導
体装置を提供することにある。
に封入する場合の応力による素子特性の変動を防ぐ半導
体装置を提供することにある。
【０００８】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体装置は、整合を要する素子の組
を半導体チップ上に有する半導体装置であって、組をな
す素子は、隣接配置で方向性が合わされ、半導体チップ
の中心を通る放射線上に配置されたものである。
め、本発明に係る半導体装置は、整合を要する素子の組
を半導体チップ上に有する半導体装置であって、組をな
す素子は、隣接配置で方向性が合わされ、半導体チップ
の中心を通る放射線上に配置されたものである。
【０００９】
【作用】半導体チップの端点から中心点に向かって各素
子ペアーの配置を同一方向とすることによりモールド封
入時のリードフレームの膨張・収縮による外力を半導体
チップ内の素子ペアーに一様に加わるようにし、ピエゾ
抵抗効果の影響を素子ペアー間の各素子で同一にし、整
合性を保持する。
子ペアーの配置を同一方向とすることによりモールド封
入時のリードフレームの膨張・収縮による外力を半導体
チップ内の素子ペアーに一様に加わるようにし、ピエゾ
抵抗効果の影響を素子ペアー間の各素子で同一にし、整
合性を保持する。
【００１０】
【実施例】次に本発明について図面を参照して説明す
る。図１は、本発明の一実施例を示すマスクパターンレ
イアウト図である。
る。図１は、本発明の一実施例を示すマスクパターンレ
イアウト図である。
【００１１】図１において、半導体チップ５の外形形状
は矩形形状に形成してあり、対角の角部間に対角線１が
引かれ、２本の対角線１，１の交点からチップ５の周縁
にかけて垂線２が引かれている。
は矩形形状に形成してあり、対角の角部間に対角線１が
引かれ、２本の対角線１，１の交点からチップ５の周縁
にかけて垂線２が引かれている。
【００１２】また３は整合性を考慮したトランジスタ群
であり、４は整合性を考慮した抵抗群４である。図１に
おいて、矩形形状の半導体チップ５上に２本の対角線
１，１を線引きし、２本の対角線１，１の交点１ａから
チップ５の周縁に対する垂線２，２を線引きする。
であり、４は整合性を考慮した抵抗群４である。図１に
おいて、矩形形状の半導体チップ５上に２本の対角線
１，１を線引きし、２本の対角線１，１の交点１ａから
チップ５の周縁に対する垂線２，２を線引きする。
【００１３】ここに２本の対角線１，１の交点１ａは、
チップ５の中心点であるから、対角線１，垂線２はチッ
プ５の中心点を通る直線となり、これらの総ての直線に
沿って整合性をとる組をなすトランジスタ，抵抗を配置
する。
チップ５の中心点であるから、対角線１，垂線２はチッ
プ５の中心点を通る直線となり、これらの総ての直線に
沿って整合性をとる組をなすトランジスタ，抵抗を配置
する。
【００１４】この配置によってチップ５の周縁及び角部
から中心点を見たとき整合性をとるトランジスタ，抵抗
は、これらの中心点が対角線１，１，垂線２上に配置し
て同一方向となっているため、チップ５の周縁から外力
が加わったとしても、整合性をもたせたペアーの素子に
均等に外力が加わるため、外力による変動が一定とな
る。
から中心点を見たとき整合性をとるトランジスタ，抵抗
は、これらの中心点が対角線１，１，垂線２上に配置し
て同一方向となっているため、チップ５の周縁から外力
が加わったとしても、整合性をもたせたペアーの素子に
均等に外力が加わるため、外力による変動が一定とな
る。
【００１５】
【発明の効果】以上説明したように本発明は、半導体チ
ップの中心点を通る放射状の線分上に沿って各素子の配
置が同一方向となるため、素子の相対精度の変動，抵抗
で最悪±５％，トランジスタのｈFEで最悪±１５％の変
動を相殺できるという効果を有する。
ップの中心点を通る放射状の線分上に沿って各素子の配
置が同一方向となるため、素子の相対精度の変動，抵抗
で最悪±５％，トランジスタのｈFEで最悪±１５％の変
動を相殺できるという効果を有する。
【図１】本発明の一実施例を示すマスクパターンレイア
ウト図である。
ウト図である。
【図２】従来例を示すマスクパターンレイアウト図であ
る。
る。
１ 半導体チップ上に線引きされた対角線 ２ ２本の対角線の交点から周縁に向けて線引きした垂
線 ３ 整合をとるトランジスタ群 ４ 整合をとる抵抗群
線 ３ 整合をとるトランジスタ群 ４ 整合をとる抵抗群
Claims (1)
- 【請求項１】 整合を要する素子の組を半導体チップ上
に有する半導体装置であって、 組をなす素子は、隣接配置で方向性が合わされ、半導体
チップの中心を通る放射線上に配置されたものであるこ
とを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4243287A JPH0697368A (ja) | 1992-09-11 | 1992-09-11 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4243287A JPH0697368A (ja) | 1992-09-11 | 1992-09-11 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0697368A true JPH0697368A (ja) | 1994-04-08 |
Family
ID=17101608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4243287A Pending JPH0697368A (ja) | 1992-09-11 | 1992-09-11 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0697368A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002217369A (ja) * | 2001-01-16 | 2002-08-02 | Fuji Electric Co Ltd | 基準電圧半導体装置 |
| WO2012073307A1 (ja) * | 2010-11-29 | 2012-06-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US8624677B2 (en) | 2011-03-16 | 2014-01-07 | Ricoh Company, Ltd | Semiconductor device |
| US8946827B2 (en) | 2012-04-26 | 2015-02-03 | Renesas Electronics Corporation | Semiconductor device |
| WO2018173324A1 (ja) * | 2017-03-22 | 2018-09-27 | 日立オートモティブシステムズ株式会社 | 抵抗回路、発振回路および車載用センサ装置 |
-
1992
- 1992-09-11 JP JP4243287A patent/JPH0697368A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002217369A (ja) * | 2001-01-16 | 2002-08-02 | Fuji Electric Co Ltd | 基準電圧半導体装置 |
| WO2012073307A1 (ja) * | 2010-11-29 | 2012-06-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| CN103229291A (zh) * | 2010-11-29 | 2013-07-31 | 瑞萨电子株式会社 | 半导体器件 |
| JP5539537B2 (ja) * | 2010-11-29 | 2014-07-02 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US9252793B2 (en) | 2010-11-29 | 2016-02-02 | Renesas Electronics Corporation | Semiconductor device |
| US9503018B2 (en) | 2010-11-29 | 2016-11-22 | Renesas Electronics Corporation | Semiconductor device |
| US8624677B2 (en) | 2011-03-16 | 2014-01-07 | Ricoh Company, Ltd | Semiconductor device |
| US8946827B2 (en) | 2012-04-26 | 2015-02-03 | Renesas Electronics Corporation | Semiconductor device |
| US9300245B2 (en) | 2012-04-26 | 2016-03-29 | Renesas Electronics Corporation | Semiconductor device |
| WO2018173324A1 (ja) * | 2017-03-22 | 2018-09-27 | 日立オートモティブシステムズ株式会社 | 抵抗回路、発振回路および車載用センサ装置 |
| JP2018160523A (ja) * | 2017-03-22 | 2018-10-11 | 日立オートモティブシステムズ株式会社 | 抵抗回路、発振回路および車載用センサ装置 |
| US10720418B2 (en) | 2017-03-22 | 2020-07-21 | Hitachi Automotive Systems Ltd. | Resistance circuit, oscillation circuit, and in-vehicle sensor apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5150194A (en) | Anti-bow zip lead frame design | |
| JPH06140548A (ja) | 樹脂封止型半導体装置 | |
| JPH0697368A (ja) | 半導体装置 | |
| US4423434A (en) | Semiconductor device having two or more semiconductor elements with paired characteristics regularly arranged in a semiconductor substrate | |
| US4599634A (en) | Stress insensitive integrated circuit | |
| US5994758A (en) | Semiconductor integrated circuit device having resistance element | |
| JP2612100B2 (ja) | 半導体圧力センサ | |
| JPS6154270B2 (ja) | ||
| KR20040107744A (ko) | 액정표시장치 | |
| JPH0645527A (ja) | 半導体装置 | |
| JP2535529Y2 (ja) | 半導体装置 | |
| JP3508962B2 (ja) | 増幅回路内蔵型半導体センサ | |
| JP2653046B2 (ja) | リニアアレイ | |
| JPS601859A (ja) | 樹脂封止型半導体装置 | |
| JPS59154075A (ja) | 半導体圧力センサ− | |
| JPH0131303B2 (ja) | ||
| JPS58154264A (ja) | ホ−ル効果半導体集積回路 | |
| JP2569782B2 (ja) | 半導体装置用リードフレーム | |
| JPS6142945A (ja) | 半導体装置 | |
| JPS62291157A (ja) | 混成集積回路 | |
| JPS61168952A (ja) | 半導体集積回路装置 | |
| JPH0341761A (ja) | 半導体集積回路 | |
| JPS5923119B2 (ja) | 半導体歪ゲ−ジ | |
| JPH06268023A (ja) | Ｔａｂテープ | |
| JPH0818067A (ja) | 半導体圧力センサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |