JPS601773B2 - 選局装置 - Google Patents

Description

【発明の詳細な説明】 例えばテレビ受像機とＶＴＲとを一体化した装置が提案
されている。

そのような装置において、裏番組の録画を行うときには
ＶＴＲ用のチューナにて裏番組を選局する。ところがこ
の場合に、ＶＴＲ用のチューナを独立に設けると、テレ
ビ用のチューナと合せて、同一装置内に２組のチューナ
が設けられることになり、構成が極めて複雑になる。

また選局装置（選局ボタン等）が２組設けられるので誤
操作を起こしやすい。本発明はこのような点にかんがみ
、簡単な構成で、単一の選局装置にて表番組及び髪番組
の両方の選局を行えるようにしたものある。

以下、図面を参照しながら本発明の一実施例について説
明しよう。図において、アンテナーからの信号が電圧制
御形の電子同調チューナ２に供給される。

また選局スイッチ３からの信号がラッチ回路４に供給さ
れて、任意のスイッチ３からの信号が供給されると、次
の信号が供給されるまでその信号が保持される。

このラッチ回路４からの信号がメモリ装置５のアドレス
（番地指定）端子に供給される。このメモリ装置５は、
例えば、１２電池、各番地のビット数が７ビットのＲＡ
Ｍで、各番地の下位の５ビットに各チャンネルの同調電
圧Ｖｃに対応するデータ信号が記憶され、上位の２ビッ
トにローバンド「ハイバンド、ＵＨＦのバンド指定信号
が記憶されている。

そして指定された番地に記憶された信号が読み出され、
この読み出された信号がＤ／Ａ変換回路６に供給されて
対応するバンド切換電圧Ｖｂ及び同調電圧Ｖｃが形成さ
れ、これらの電圧Ｖｂ、Ｖｃがチューナ２に供給されて
任意のチャンネルが受信される。このチューナ２で受信
された信号が映像中間周波回路７に供給され、取り出さ
れた映像中間周波信号がモニタ切換スイッチ８のメイン
接点Ｍに供給される。

そしてこのスイッチ８からの信号が映像出力回路９を通
じて受信管１川こ供給され、また音声回路１１を通じて
スピーカ１２に供給される。またラッチ回路４からの信
号が表示装置１３に供給されて、チューナ２で受信され
ているチャンネルの表示が行われる。

またメモリ装置５に付随して記憶内容の変更回路が設け
られている。

すなわち７ビットのりングカウンタ１４からの信号がメ
モリ装置５のデータ端子に供給され、記憶制御スイッチ
１５からの信号がメモリ装置５の記憶制御端子に供給さ
れる。そして選局スイッチ３にてメモリ装置５の任意の
番地が選択され、この状態で記憶制御スイッチ１５がオ
ンされ、さらにカウン夕１４の制御スイッチ１６がオン
される。するとカウンタ１４の内容が順次変更されるこ
とにより、Ｄ／Ａ変換回路６からの電圧Ｖｂ，Ｖｃが変
化される。そしてチューナ２にて所望のチャンネルが受
信された時点でスイッチ１５，１６がオフされることに
より、選択一された番地に所望のチャンネルに対応する
バンド指定信号及びデータ信号が記憶される。．さらに
アンテナ１からの信号が、裏番組用の第２の電圧制御形
の電子同調チューナー７に供給される。

またラッチ回路４からの信号がメモリ装置１８のアドレ
ス端子に供給される。

このメモリ装置１８は、例えば１２番地、各番地のビッ
ト数が４ビットのＲＡＭで、各番地の下位の３ビットに
チューナ２，１７の特性差による同調電圧Ｖｃの誤差に
対応してデータ信号が記憶され、上位の１ビットに誤差
の方向（正または負）の指定信号が記憶されている。

そして指定された番地に記憶された信号が読み出され、
この読み出された信号が演算回路１９に供給されると共
に、メモリ装置５から読み出された信号が演算回路１９
に供給される。

この演算回路１９において、上位の１ビットの指定信号
に応じて加算または減算の演算が行なわれる。この演算
出力がスイッチ回路２０を通じて７ビットのメモリ装置
２１に供給され、このメモリ装置２１からの信号がＤ／
Ａ変換回路２２に供給されてバンド切換電圧Ｖｂ′及び
同調電圧Ｖｃ′が形成される。そしてこれらの電圧Ｖｂ
′、Ｖｃ′がチューナ１７に供給される。このチューナ
ー７で受信された信号が映像中間周波回路２３に供給さ
れ、取り出された映像中間周波信号がＶＴＲ２４の記録
入力端子に供給されると共に、切換スイッチ８のサブ嬢
点Ｓに供給される。

またＶＴＲ２４の再生出力端子からの信号が切襖スイッ
チ８の再生接点Ｐに供給される。さらにＶＴＲ２４の録
画ボタン、あるいはタイマー回路（図示せず）のセット
スイッチに運動してスイッチ回路２０がオフされる。ま
たメモリ装置１８に付随して、メモリ装置５のものとほ
ぼ等しい構成の記憶内容の変更回路が設けられている。

すなわち４ビットのりングカゥンタ２５からの信号がメ
モリ装置１８のデータ端子に供給され、記憶制御スイッ
チ２６からの信号がメモリ装置１８の記憶制御端子に供
給される。そしてスイッチ８がサブ接点Ｓに切換られ、
選局スイッチ３にてメモリ装置５，１８の互いに対応す
る任意の番地が選択される。なおメモリ装置５の各番地
にはそれぞれ正しい指定信号及びデータ信号が記憶され
ている。この状態で記憶制御スイッチ２６がオンされ、
さらにカウンタ２５の制御スイッチ２７がオンされる。
すると演算回路１９からは、最初メモリ装置５の内容が
そのまま出力され、その後カウンタ２５の内容が順次変
更されることにより、所定の範囲でデータ信号の増減が
行われ、この増減によってＤ／Ａ変換回路２２からの電
圧Ｖｂ′、Ｖｃ′が変化される。そしてチューナ１７に
て、チューナ２で受信されているのと同じチャンネルが
受信された時点でスイッチ２６，２７がオフされること
により、選択された番地にチューナ２，１７の特性差に
よる同調電圧Ｖｃの誤差に対応した誤差方向の指定信号
及びデータ信号が記憶される。さらに、Ｄ／Ａ変換回路
２２からのバンド切換電圧Ｖｂ′及び同調電圧Ｖｃ′が
裏チャンネル表示部２８‘こ供給される。

この表示部２８は電圧メータであって、それぞれ１〜３
、４〜１２、１３〜６２の数字の記された３種の目盛り
が設けられ、バンド切換電圧Ｖｂ′に応じて目盛りを区
別する表示ランプ２９が点灯されると共に、同調電圧Ｖ
ｃ′にて指針３０が駆動されてチャンネルの表示が行わ
れる。従ってこの回路において、選局スイッチ３で任意
のチャンネルが選局されると、メモリ装置５からの信号
がＤ／Ａ変換回路６に供給されてそのチャンネルのバン
ド切換電圧Ｖｂ及び同調電圧Ｖｃが形成され、これらの
電圧Ｖｂ、Ｖｃがチューナ２に供給されてそのチャンネ
ルが受信される。それと共に、メモリ装置５，１８から
の信号が演算回路１９に供給されて、チューナ２，１７
の特性差による誤差補正が行われ、この演算出力がメモ
リ装置２１に記憶される。そしてこのメモリ装置２１か
らの信号がＤ／Ａ変換回路２２に供給されてチューナー
７の特性に合せて補正されたバンド切換電圧Ｖｂ′及び
同調電圧Ｖｃ′が形成され、これらの電圧Ｖｂ′、Ｖｃ
′がチューナ１７に供給されてチューナ２と同じチャン
ネルが受信される。そしてこの状態で、ＶＴＲ２４の録
画ボタンを押すか、タイマー回路をセットすると、スイ
ッチ２０がオフされる。

こうすると演算回路１９からの信号はメモリ装置２１に
供給されなくなり、以後選局スイッチ３を操作してチュ
ーナ２での受信チャンネルを変更しても、チューナ１７
の受信チャンネルは変更されなくなる。すなわちチュー
ナー７で裏チャンネルが受信され、この状態でチューナ
２での受信チャンネル（表チャンネル）を任意に変更す
ることができる。

こうしてＶＴＲ２２にて裏番組を録画しながら、同時に
放送されている他の番組を視聴することができるわけで
あるが、本発明によれば、一組の選局スイッチ３にて裏
番組の選局を行い、この状態で鍵画またはタイマーのセ
ットを行うことにより、裏番組の受信が固定され、さら
に同一の選局スイッチ３にて表番組の選局を行うことが
できるので、操作が容易であり」謀操作を起こすおそれ
がない。

また選局スイッチ３は１組あればよいので、構成が簡単
であり、組立巷数も少なくなる。

またメモリ装置１８を設けて、同調電圧Ｖｃ′を補正す
るようにしたので、チューナ２，１７に特性差があって
も問題ない。

さらに髪番組用のチューナ１７に対しては４ビットのメ
モリ装置と１チャンネル分のメモリ装置を設けるだけで
よいので、高価なメモリ装置が少なくてすみ、製品価格
が上昇しない。

【図面の簡単な説明】

図は本発明の一例の構成図である。 １はアンテナ、２，１７はチューナ、３は選局スイッチ
、５，１８，２１はメモリ装置、６，２２はＤ／Ａ変換
回路、１９は演算回路、２０はスイッチである。

Claims (1)

【特許請求の範囲】
1. １ 電圧制御形の第１及び第２の受信係と、選局装置に
   て番地が指定されると共に各番地に上記第１の同調電圧
   に対応するデジタル信号が記憶された第１のメモリ装置
   と、この第１のメモリ装置の１番地分の第２のメモリ装
   置とを有し、上記選局装置にて番地が指定されると、上
   記第１のメモリ装置からのデジタル信号がＤ／Ａ変換さ
   れて上記第１の受信系に供給されると共に、上記第１の
   メモリ装置からのデジタル信号がスイツチ手段を介して
   上記第２のメモリ装置に供給されて記憶され、上記第２
   のメモリ装置からのデジタル信号がＤ／Ａ変換されて上
   記第２の受信系に供給されるようにした選局装置。