JPS60176257A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60176257A JPS60176257A JP59031711A JP3171184A JPS60176257A JP S60176257 A JPS60176257 A JP S60176257A JP 59031711 A JP59031711 A JP 59031711A JP 3171184 A JP3171184 A JP 3171184A JP S60176257 A JPS60176257 A JP S60176257A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor
- plate piece
- high thermal
- semiconductor devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）：
本発明は、半導体装置にかかシ、特にメモリ用半導体装
置等に用いられているいわゆるビキーバックパッケージ
に関するものである〇 （従来技術）： 従来のメモリ谷駕の小さい半導体装置を被数個用いてメ
モリ容量の大きな一つの半導体装置を構成するようにし
たいわゆるピギーバック法によシ、おのおの接続された
半導体装置の総和のメモリ容量となシ、例えは１６にビ
ットの半導体装置を２個接続した場合には３２にビット
の容量となシ、極めて簡単に大きなメモリ容量の半導体
装置を得ることができた。
置等に用いられているいわゆるビキーバックパッケージ
に関するものである〇 （従来技術）： 従来のメモリ谷駕の小さい半導体装置を被数個用いてメ
モリ容量の大きな一つの半導体装置を構成するようにし
たいわゆるピギーバック法によシ、おのおの接続された
半導体装置の総和のメモリ容量となシ、例えは１６にビ
ットの半導体装置を２個接続した場合には３２にビット
の容量となシ、極めて簡単に大きなメモリ容量の半導体
装置を得ることができた。
しかしながら、それぞれの半導体装置の小型化薄化によ
シ上述のようなどキーバックパッケージはより実装密度
が向上した反面、半導体装置の実装動作時に消費される
電力による発熱によシ、該尚早導体装置を実装したシス
テムが誤動作する。
シ上述のようなどキーバックパッケージはより実装密度
が向上した反面、半導体装置の実装動作時に消費される
電力による発熱によシ、該尚早導体装置を実装したシス
テムが誤動作する。
あるいは動作しなくなる。場合によっては破壊されてし
まうという欠点があった。
まうという欠点があった。
（発明の目的）：
本発明の目的は、上述のような実装時の熱的異常を生じ
ないいわゆるピギーバック法により構成された半導体装
置を提供することにある。
ないいわゆるピギーバック法により構成された半導体装
置を提供することにある。
（発明の構成）：
本発明は、２個以上の半導体装置体すなわち個々の半導
体装置を上下方向に重ねるとともに、上下の半導体装置
体の相対するリードをおのおの接続するようにした半導
体装置において、そのおのおのの半導体装置体の間に、
お互いの半導体装置体に接着するようにして、高熱伝導
性の拐料からなる板片を肩°することを特徴とするもの
である。
体装置を上下方向に重ねるとともに、上下の半導体装置
体の相対するリードをおのおの接続するようにした半導
体装置において、そのおのおのの半導体装置体の間に、
お互いの半導体装置体に接着するようにして、高熱伝導
性の拐料からなる板片を肩°することを特徴とするもの
である。
（発明の作用）：
上下方向に夏ねられた半導体装置体の間に、お互いの半
導体装置体に接着するようにして高熱伝導性の材料から
なる板片を設けたことによシ、個々半導体装置すなわち
個々の半導体装置体の動作時に消費される電力により発
生された熱は、高熱伝導性材料を通じて装置外界囲気に
放散され、おのおのの半導体装置の温度上昇は緩和され
る。
導体装置体に接着するようにして高熱伝導性の材料から
なる板片を設けたことによシ、個々半導体装置すなわち
個々の半導体装置体の動作時に消費される電力により発
生された熱は、高熱伝導性材料を通じて装置外界囲気に
放散され、おのおのの半導体装置の温度上昇は緩和され
る。
（発明の効果）：
本発明は、以上のように、２個以上の半導体装置を上下
方向に重ねることによシ構成された半導体装置全体の熱
抵抗を低下させる効果がある。
方向に重ねることによシ構成された半導体装置全体の熱
抵抗を低下させる効果がある。
（実施例）
以下、図面に基づいて本発明の詳細な説明する。第１図
は、従来のピギーバック法により構成された半導体装置
の側面図である。図示のように、半導体装置体１は、そ
の下方の半導体装置体１′とその側面から導出された各
々相対する複数のリード２によシ半田あるいはスポット
溶接等にょシ接続されている。
は、従来のピギーバック法により構成された半導体装置
の側面図である。図示のように、半導体装置体１は、そ
の下方の半導体装置体１′とその側面から導出された各
々相対する複数のリード２によシ半田あるいはスポット
溶接等にょシ接続されている。
第２図は、本発明の半導体装置を示す側面図である。お
のおのの半導体装置体１．１′の間に銅等の高熱伝導性
の拐料よシなる板片３がリード２に接触しないように接
着されている。このことにょシ半導体装置動作時の発熱
による温度上昇を緩和することができ、従来の半導体装
置における熱抵抗値（無風測定の場合）をその板片の材
料を選択したシ、またその板片の形状を選択したシする
ことによシ１０℃／Ｗ〜５０°Ｏ／Ｗ程度減少させるこ
とができる。
のおのの半導体装置体１．１′の間に銅等の高熱伝導性
の拐料よシなる板片３がリード２に接触しないように接
着されている。このことにょシ半導体装置動作時の発熱
による温度上昇を緩和することができ、従来の半導体装
置における熱抵抗値（無風測定の場合）をその板片の材
料を選択したシ、またその板片の形状を選択したシする
ことによシ１０℃／Ｗ〜５０°Ｏ／Ｗ程度減少させるこ
とができる。
このことは、第３図、第４図に示されるようなミニフラ
ットパッケージについてはその効果が顕著である。さら
に本発明は、メモリー相生導体に限らす、一般的な半導
体装置にも適用できることは１うまでもない。
ットパッケージについてはその効果が顕著である。さら
に本発明は、メモリー相生導体に限らす、一般的な半導
体装置にも適用できることは１うまでもない。
（発明のまとめ）：
以上のように、本発明の半導体装置によれは、従来のピ
ギーバック法によシ構成された半導体装置の熱抵抗値を
減少でき、半導体装置の実装動作中の発熱による動作異
常を防止することができる。
ギーバック法によシ構成された半導体装置の熱抵抗値を
減少でき、半導体装置の実装動作中の発熱による動作異
常を防止することができる。
第１図は、従来のピギーバック法にょシ構成された半導
体装置の１１１１面図、第２図は、本発明の一実施例を
示す側面図、第３図、第４図は、本発明の他の実施例を
示す半導体装置の斜視図である。 １．１′・・・・・・半導体装置体、２・旧・・リード
、３・・・・・・高熱伝導性材料からなる板片。
体装置の１１１１面図、第２図は、本発明の一実施例を
示す側面図、第３図、第４図は、本発明の他の実施例を
示す半導体装置の斜視図である。 １．１′・・・・・・半導体装置体、２・旧・・リード
、３・・・・・・高熱伝導性材料からなる板片。
Claims (1)
- ２個以上の半導体装置体を上下方向に重ねるとともに、
上下の半導体装置体の相対するリードをおのおの接続す
るようにした半導体装置において、そのおのおのの半導
体装置体の間に、お互いの半導体装置体に接着するよう
にして、高熱伝堺性の材料の板片を設けたことを特徴と
する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59031711A JPS60176257A (ja) | 1984-02-22 | 1984-02-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59031711A JPS60176257A (ja) | 1984-02-22 | 1984-02-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60176257A true JPS60176257A (ja) | 1985-09-10 |
Family
ID=12338654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59031711A Pending JPS60176257A (ja) | 1984-02-22 | 1984-02-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60176257A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62261166A (ja) * | 1986-05-08 | 1987-11-13 | Matsushita Electronics Corp | 半導体装置 |
-
1984
- 1984-02-22 JP JP59031711A patent/JPS60176257A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62261166A (ja) * | 1986-05-08 | 1987-11-13 | Matsushita Electronics Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4167647A (en) | Hybrid microelectronic circuit package | |
| US5065281A (en) | Molded integrated circuit package incorporating heat sink | |
| JP2592308B2 (ja) | 半導体パッケージ及びそれを用いたコンピュータ | |
| US5710459A (en) | Integrated circuit package provided with multiple heat-conducting paths for enhancing heat dissipation and wrapping around cap for improving integrity and reliability | |
| US5297006A (en) | Three-dimensional multi-chip module | |
| EP0054539B1 (en) | A semiconductor integrated circuit device with an improved heat sink | |
| JPH0325022B2 (ja) | ||
| JPH0677357A (ja) | 改良された半導体パッケージ、集積回路デバイスをパッケージする改良された方法、および半導体デバイスを冷却する方法 | |
| US3617819A (en) | A semiconductor device having a connecting pad of low resistivity semiconductor material interconnecting gold electrodes and aluminum contacts of an enclosure | |
| JPH064595Y2 (ja) | ハイブリッドｉｃ | |
| TW201530667A (zh) | 晶片封裝體結構及其形成方法 | |
| JPS60176257A (ja) | 半導体装置 | |
| US5103289A (en) | Dual sip package structures | |
| US3828229A (en) | Leadless semiconductor device for high power use | |
| JPS59198739A (ja) | チツプキヤリア | |
| JPS55165657A (en) | Multi-chip package | |
| JPS6329413B2 (ja) | ||
| JPH03191554A (ja) | 半導体装置 | |
| CN118039619A (zh) | 多层堆叠芯片封装结构及封装方法 | |
| JPS62169450A (ja) | 半導体装置 | |
| JPH03101256A (ja) | 半導体装置 | |
| JPS6161702B2 (ja) | ||
| JPH039335Y2 (ja) | ||
| JPH0714021B2 (ja) | 樹脂封止型半導体装置 | |
| KR100218322B1 (ko) | 3차원 반도체 패키지 |