JPS60173585A - 表示制御方式 - Google Patents
表示制御方式Info
- Publication number
- JPS60173585A JPS60173585A JP59029966A JP2996684A JPS60173585A JP S60173585 A JPS60173585 A JP S60173585A JP 59029966 A JP59029966 A JP 59029966A JP 2996684 A JP2996684 A JP 2996684A JP S60173585 A JPS60173585 A JP S60173585A
- Authority
- JP
- Japan
- Prior art keywords
- attribute
- data
- memory
- display
- bitmap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分」
この発明は、ビットマツプ方式で構成され、かつ属性表
示機能を備えたＣＲＴやＬＣＤその他のデータ表示装置
における表示制御方式に係り、特にビットマツプメモリ
への書込み、時に、表示データの属性処理を行うことに
よって、小容量の属性メモリによる属性対応の処理を可
能にした表示制御方式に関する。
示機能を備えたＣＲＴやＬＣＤその他のデータ表示装置
における表示制御方式に係り、特にビットマツプメモリ
への書込み、時に、表示データの属性処理を行うことに
よって、小容量の属性メモリによる属性対応の処理を可
能にした表示制御方式に関する。
艷釆技権
従来、°ビットマツプ方式で構成され、属性表示機能を
備えたＣＲ′ｒ表示装置では、ビットマツプメモリのビ
ットに対応した大容量の属性メモリを使用し、この属性
メモリに書込まれた属性データによって、データの表示
時に、そのデータの属性を制御する表示制御方式が用い
られている。
備えたＣＲ′ｒ表示装置では、ビットマツプメモリのビ
ットに対応した大容量の属性メモリを使用し、この属性
メモリに書込まれた属性データによって、データの表示
時に、そのデータの属性を制御する表示制御方式が用い
られている。
さらに具体的にいえば、ビットマツプメモリからデータ
表示装置へデータを送出する時点で、属性メモリの情報
によって属性処理を行っていた。
表示装置へデータを送出する時点で、属性メモリの情報
によって属性処理を行っていた。
そのため、表示用めビットマツプフレームメモリに対応
した大容量の属性メモリが必要であり、また、表示デー
タの送出回路に高速の属性処理が要求されるので、コス
トアップになる、等の多くの不都合があった。
した大容量の属性メモリが必要であり、また、表示デー
タの送出回路に高速の属性処理が要求されるので、コス
トアップになる、等の多くの不都合があった。
」−一枚
そこで、この発明の２表示制御方式では、従来の属性表
示機能を有するＣＡＲＴ等のデニタ表示装置におけるこ
のような不都合を解決し、ビットマツプメモリのビット
に対応する大容量の属性メモリを不要にして、小容量の
属性メモリによって属性処理が行えるようにすることを
目的とする。
示機能を有するＣＡＲＴ等のデニタ表示装置におけるこ
のような不都合を解決し、ビットマツプメモリのビット
に対応する大容量の属性メモリを不要にして、小容量の
属性メモリによって属性処理が行えるようにすることを
目的とする。
猜−一一成。
そのために、この発明の表示制御方式においては、ビッ
トマツプ方式で構成され、属性表示機能を有するＣＲＴ
等のデータ表示装置において、コード化された属性情報
を格納する属性メモリと、ビットマツプメモリのデータ
入力部に設けられて、属性メモリからの属性情報に応じ
てデータの属性処理を行う属性処理手段とを設け、この
属性処理手段から出力されたデータをビットマツプメモ
リへ書込むようにしている。
トマツプ方式で構成され、属性表示機能を有するＣＲＴ
等のデータ表示装置において、コード化された属性情報
を格納する属性メモリと、ビットマツプメモリのデータ
入力部に設けられて、属性メモリからの属性情報に応じ
てデータの属性処理を行う属性処理手段とを設け、この
属性処理手段から出力されたデータをビットマツプメモ
リへ書込むようにしている。
次に、この発明の表示制御方式について、図面を参照し
ながら、その一実施例を詳細に説明する。
ながら、その一実施例を詳細に説明する。
第１図は、この発明の表示制御方式を実施する場合に使
用されるＣＲＴ表示装置の一例を示す機能ブロック図で
ある。図面において、１は表示データを格納する表示デ
ータ用メモリ、２は属性情報を格納する属性メモリ、３
は属性変換回路、４はアドレス発生回路、５は表示タイ
ミング制御信号発生回路、６はビットマツプメモリ、７
はＰ／Ｓ（パラレル→シリアル）変換回路、８はＣＲＴ
表示ユニットを示す。
用されるＣＲＴ表示装置の一例を示す機能ブロック図で
ある。図面において、１は表示データを格納する表示デ
ータ用メモリ、２は属性情報を格納する属性メモリ、３
は属性変換回路、４はアドレス発生回路、５は表示タイ
ミング制御信号発生回路、６はビットマツプメモリ、７
はＰ／Ｓ（パラレル→シリアル）変換回路、８はＣＲＴ
表示ユニットを示す。
表示データ用メモリ１は、特に詳細には図示されてない
データ処理部に設けられており、表示データの情報が一
時的に格納される。また、属性メモリ２も、同様にデー
タ処理部に設けられていて、コード化された属性情報が
一時的に格納される。
データ処理部に設けられており、表示データの情報が一
時的に格納される。また、属性メモリ２も、同様にデー
タ処理部に設けられていて、コード化された属性情報が
一時的に格納される。
属性変換回路３は、表示データ用メモリ１に格納された
表示データをビットマツプメモリ６へ書込むとき、属性
メモリ２に格納された属性情報によって加工・変換する
、属性処理手段である。
表示データをビットマツプメモリ６へ書込むとき、属性
メモリ２に格納された属性情報によって加工・変換する
、属性処理手段である。
アドレス発生回路４は、ビットマツプメモリ６のアドレ
ス信号を発生する。
ス信号を発生する。
表示タイミング制御信号発生回路５は、入力される制御
信号によって、ＣＲＴ表示ユニット８への表示タイミン
グ、およびビットマツプメモリ６の読み／書きを制御す
るための制御信号を発生す３− る。
信号によって、ＣＲＴ表示ユニット８への表示タイミン
グ、およびビットマツプメモリ６の読み／書きを制御す
るための制御信号を発生す３− る。
ビットマツプメモリ６は、ＣＲＴ表示ユニット８の画面
に対応したフレームメモリを有している。
に対応したフレームメモリを有している。
Ｐ／Ｓ変換回路７は、ビットマツプメモリ６から読出さ
れたパターンデータを、パラレルデータからシリアルデ
ータに変換して、ＣＲＴ表示ユニット８八出力する。
れたパターンデータを、パラレルデータからシリアルデ
ータに変換して、ＣＲＴ表示ユニット８八出力する。
ＣＲＴ表示ユニット８は、属性情報に従って加工・変換
された表示データによるパターンデータを、可視的なパ
ターンで表示する。
された表示データによるパターンデータを、可視的なパ
ターンで表示する。
次の第２図は、第１図に示したＣＲＴ表示装置について
、その属性変換回路３とその周辺の詳細な構成例を示す
機能ブロック図である。図面における符号は第１図と同
様であり、また、３Ａは属性変換回路３の拡大ロジック
部、３Ｂは縮小ロジック部、３Ｃは反転ロジック部、３
Ｄは間引きロジック部、ＤＡＴＡは属性処理前の表示デ
ータ、ＤＡＴＡ ’は属性処理後の表示データを示す。
、その属性変換回路３とその周辺の詳細な構成例を示す
機能ブロック図である。図面における符号は第１図と同
様であり、また、３Ａは属性変換回路３の拡大ロジック
部、３Ｂは縮小ロジック部、３Ｃは反転ロジック部、３
Ｄは間引きロジック部、ＤＡＴＡは属性処理前の表示デ
ータ、ＤＡＴＡ ’は属性処理後の表示データを示す。
この第２図では、第１図の表示データ用メモリ１と、属
性メモリ２と、属性変換回路３、および４− ビットマツプメモリ６の関連部分について、その詳細な
構成を示している。
性メモリ２と、属性変換回路３、および４− ビットマツプメモリ６の関連部分について、その詳細な
構成を示している。
また、第２図の回路は、属性メモリ２に格納される属性
情報は４ビツト構成の場合で、例えば、その１ビツト目
が拡大、２ビツト目が縮小、３ビツト目が反転、４ビツ
ト目が間引きの各属性を゛指示する情報とされ、全体で
４種類の属性指示を可能にしている。
情報は４ビツト構成の場合で、例えば、その１ビツト目
が拡大、２ビツト目が縮小、３ビツト目が反転、４ビツ
ト目が間引きの各属性を゛指示する情報とされ、全体で
４種類の属性指示を可能にしている。
そして、この属性情報の４ビツトのうち、゛１″で与え
られた１または２以上のビットの位置によって、それぞ
れの属性が指示される。
られた１または２以上のビットの位置によって、それぞ
れの属性が指示される。
属性変換回路３には、このような属性情報に対応して、
それぞれ属性変換用ロジック部３Ａ〜３Ｄが設けられて
いる。
それぞれ属性変換用ロジック部３Ａ〜３Ｄが設けられて
いる。
すなわち、属性情報が拡大を指示しているときは、その
拡大ロジック部３Ａが選択される。同様に、縮小のとき
は縮小ロジック部３Ｂが、反転のときは反転ロジック部
３Ｃが、間引きのときは間引きロジック部３Ｄが、それ
ぞれ選択される。
拡大ロジック部３Ａが選択される。同様に、縮小のとき
は縮小ロジック部３Ｂが、反転のときは反転ロジック部
３Ｃが、間引きのときは間引きロジック部３Ｄが、それ
ぞれ選択される。
なお、この属性変換回路３に用いられる反転口シックと
しては、例えばナントゲート回路で構成することができ
る。同様に、例えば、拡大・縮小ロジックとしては、入
力データ線と出力データ線の接続位置を制御することに
よって、また、間引きロジックは接続本数の制御によっ
て、それぞれ構成することができる。
しては、例えばナントゲート回路で構成することができ
る。同様に、例えば、拡大・縮小ロジックとしては、入
力データ線と出力データ線の接続位置を制御することに
よって、また、間引きロジックは接続本数の制御によっ
て、それぞれ構成することができる。
表示データＤＡＴＡは、Ｄｏ−Ｄ？の８ビツト構成の場
合であり、表示データ用メモリ１からこの属性変換回路
３へ入力され、属性情報に応じて選択される各ロジック
部３Ａ〜３Ｄで加工・変換される。変更された表示デー
タは、データＤＡＴＡ’ としてビットマツプメモリ６
へ送出される。
合であり、表示データ用メモリ１からこの属性変換回路
３へ入力され、属性情報に応じて選択される各ロジック
部３Ａ〜３Ｄで加工・変換される。変更された表示デー
タは、データＤＡＴＡ’ としてビットマツプメモリ６
へ送出される。
次に、この第１図と第２図に示したＣＲＴ表示装置よっ
て、この発明の表示制御方式の動作を説明する。
て、この発明の表示制御方式の動作を説明する。
第２図の場合には、属性情報によって、表示データＤＡ
ＴＡを反転させる場合を示している。
ＴＡを反転させる場合を示している。
まず、図示されないデータ処理部からの制御によって、
データ処理部の表示データ用メモリ１から、例えばｒｏ
ｏｌｌｌｌｏｏＪのような表示データＤＡＴＡが、属性
変換回路３へ入力される。
データ処理部の表示データ用メモリ１から、例えばｒｏ
ｏｌｌｌｌｏｏＪのような表示データＤＡＴＡが、属性
変換回路３へ入力される。
一方、この表示データＤＡＴＡを反転させる属性を指示
する属性情報ｒｏ Ｏ１０Ｊにより、属性変換回路３で
は、その反転ロジック部３Ｃが有効となり、入力される
表示データＤＡＴＡをナントゲート回路によって反転し
、ｒｌ １００００１１ＪのデータＤＡＴＡ’ に変換
する。
する属性情報ｒｏ Ｏ１０Ｊにより、属性変換回路３で
は、その反転ロジック部３Ｃが有効となり、入力される
表示データＤＡＴＡをナントゲート回路によって反転し
、ｒｌ １００００１１ＪのデータＤＡＴＡ’ に変換
する。
次に、属性変換回路３によって処理された反転データＤ
ＡＴＡ ’は、アドレス発生回路４、表示タイミング制
御信号発生回路５によってビットマツプメモリ６の指定
されたアドレスに書込む。
ＡＴＡ ’は、アドレス発生回路４、表示タイミング制
御信号発生回路５によってビットマツプメモリ６の指定
されたアドレスに書込む。
このような動作によって、表示データを反転する属性処
理が行われ、ビットマツプメモリ６には、属性情報に応
じて属性処理されたデータが書込まれることになる。
理が行われ、ビットマツプメモリ６には、属性情報に応
じて属性処理されたデータが書込まれることになる。
このビットマツプメモリ６のデータをＣＲＴ画面に表示
する場合には、Ｐ／Ｓ変換回路７が、アドレス発生回路
４からのタイミングクロックによって、ビットマツプメ
モリ６から表示データをロードし、表示タイミング制御
信号発生回路５から７− 与えられるシフトクロックで、１ビツトずつシフトアウ
トしてＣＲＴ表示ユニット８へ送出する。
する場合には、Ｐ／Ｓ変換回路７が、アドレス発生回路
４からのタイミングクロックによって、ビットマツプメ
モリ６から表示データをロードし、表示タイミング制御
信号発生回路５から７− 与えられるシフトクロックで、１ビツトずつシフトアウ
トしてＣＲＴ表示ユニット８へ送出する。
その他の属性情報が与えられた場合の動作も、この反転
の属性処理と同様である。
の属性処理と同様である。
以上に詳細に説明したとおり、この発明の表示 ・制御
方式では、ビットマツプ方式で構成され、属性表示機能
を有するＣＲＴ等のデータ表示装置において、コード化
された属性情報を格納する属性メモリと、ビットマツプ
メモリのデータ入力部に設けられて、属性メモリからの
属性情報に応じてデータの属性処理を行う属性処理手段
とを設け、この属性処理手段から出力されたデータをビ
ットマツプメモリへ書込むようにしている。
方式では、ビットマツプ方式で構成され、属性表示機能
を有するＣＲＴ等のデータ表示装置において、コード化
された属性情報を格納する属性メモリと、ビットマツプ
メモリのデータ入力部に設けられて、属性メモリからの
属性情報に応じてデータの属性処理を行う属性処理手段
とを設け、この属性処理手段から出力されたデータをビ
ットマツプメモリへ書込むようにしている。
羞−一来
このように、この発明の表示制御方式によれば、ビット
マツプメモリに書込むときに、コード化された属性情報
により属性処理を行うので、小容量の属性メモリによっ
て属性処理を行うことが可能となり、ビットマツプメモ
リのビット対応の大容量の属性メモリを用いる必要がな
い。
マツプメモリに書込むときに、コード化された属性情報
により属性処理を行うので、小容量の属性メモリによっ
て属性処理を行うことが可能となり、ビットマツプメモ
リのビット対応の大容量の属性メモリを用いる必要がな
い。
＝８＝
また、従来のビットマツプ方式のＣＲＴ表示装置等で要
求される高速の属性処理も不要であり、さらに、そのた
めに使用する回路構成も比較的簡単であるから、コスト
面でも有利である、という多くの優れた効果が得られる
。
求される高速の属性処理も不要であり、さらに、そのた
めに使用する回路構成も比較的簡単であるから、コスト
面でも有利である、という多くの優れた効果が得られる
。
第１図はこの発明の表示制御方式を実施する場合に使用
されるＣＲＴ表示装置の一例を示す機能ブロック図、第
２図は第１図に示したＣＲＴ表示装置について、その属
性変換回路３とその周辺の詳細な構成例を示す機能ブロ
ック図である。 図面において、１は表示データ用メモリ、２は属性メモ
リ、３は属性変換回路で、３Ａはその拡大ロジック部、
３Ｂは縮小ロジック部、３Ｃは反転ロジック部、３Ｄは
間引きロジック部、４はアドレス発生回路、５は表示タ
イミング制御信号発生回路、６はビットマツプメモリ、
７はＰ／Ｓ変換回路、８はＣＲＴ表示ユニットを示す。 特許出願人 株式会社 リ コ − 同代理人弁理士 官川俊崇
されるＣＲＴ表示装置の一例を示す機能ブロック図、第
２図は第１図に示したＣＲＴ表示装置について、その属
性変換回路３とその周辺の詳細な構成例を示す機能ブロ
ック図である。 図面において、１は表示データ用メモリ、２は属性メモ
リ、３は属性変換回路で、３Ａはその拡大ロジック部、
３Ｂは縮小ロジック部、３Ｃは反転ロジック部、３Ｄは
間引きロジック部、４はアドレス発生回路、５は表示タ
イミング制御信号発生回路、６はビットマツプメモリ、
７はＰ／Ｓ変換回路、８はＣＲＴ表示ユニットを示す。 特許出願人 株式会社 リ コ − 同代理人弁理士 官川俊崇
Claims (1)
- ビットマツプ方式で構成され、°属性表示機能を有する
ＣＲＴその他のデータ表示装置にお゛いて、コード化さ
れた属性情報を格納する属性メモリと、ビットマツプメ
モリのデータ入力部に設けられ、属性メモリからの属、
性情報に応じて、データの属性処理を行う属性処理手段
とを備え、この属性処理手段から出力されたデータをピ
ッドマツプメモリへ書込むことを特徴とする表示制御方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59029966A JPS60173585A (ja) | 1984-02-20 | 1984-02-20 | 表示制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59029966A JPS60173585A (ja) | 1984-02-20 | 1984-02-20 | 表示制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60173585A true JPS60173585A (ja) | 1985-09-06 |
Family
ID=12290709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59029966A Pending JPS60173585A (ja) | 1984-02-20 | 1984-02-20 | 表示制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60173585A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03134699A (ja) * | 1989-10-12 | 1991-06-07 | Internatl Business Mach Corp <Ibm> | デイスプレイ・システム及びピクセル・マトリツクス変換方法 |
-
1984
- 1984-02-20 JP JP59029966A patent/JPS60173585A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03134699A (ja) * | 1989-10-12 | 1991-06-07 | Internatl Business Mach Corp <Ibm> | デイスプレイ・システム及びピクセル・マトリツクス変換方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4368461A (en) | Digital data processing device | |
| JPS6050586A (ja) | ラスタ走査デジタル表示システム | |
| JPS60173585A (ja) | 表示制御方式 | |
| US4841298A (en) | Bit pattern conversion system | |
| JPS6218595A (ja) | 表示装置 | |
| JP2856037B2 (ja) | メモリコントローラ | |
| JPS6048828B2 (ja) | メモリアドレス方式 | |
| JP3443229B2 (ja) | 文字表示装置の書き込み制御回路 | |
| JPS58187989A (ja) | 表示メモリ回路 | |
| JP2565145B2 (ja) | 画像表示装置 | |
| JPS6198385A (ja) | 表示制御装置 | |
| JPS60244995A (ja) | シフト回路 | |
| JPS6194090A (ja) | グラフイツクデイスプレイ装置 | |
| JPS62160490A (ja) | 表示回路 | |
| JPS61232488A (ja) | 実輝度変換テ−ブルのアドレス変換方式 | |
| JPS6148890A (ja) | 多画像表示方式 | |
| JPH0432592B2 (ja) | ||
| JPS6352195A (ja) | 表示制御システム | |
| JPS61190388A (ja) | 文字表示装置 | |
| JPS6275583A (ja) | 画像表示装置 | |
| JPS61190389A (ja) | 文字表示装置 | |
| JPS61128323A (ja) | グラフイツクデイスプレイ装置 | |
| JPS6011891A (ja) | 表示装置制御方式 | |
| JPS62143090A (ja) | グラフイツク表示装置 | |
| JPS63240591A (ja) | Ｌｃｄの表示方式 |