JP2565145B2 - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JP2565145B2 JP2565145B2 JP6322267A JP32226794A JP2565145B2 JP 2565145 B2 JP2565145 B2 JP 2565145B2 JP 6322267 A JP6322267 A JP 6322267A JP 32226794 A JP32226794 A JP 32226794A JP 2565145 B2 JP2565145 B2 JP 2565145B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- data
- circuit
- data bus
- bus line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
【０００１】
【発明の技術分野】本発明は、液晶表示パネル等を用い
た画像表示装置に関する。
た画像表示装置に関する。
【０００２】
【従来技術とその問題点】近年、テレビ受像機におい
て、ＣＲＴの変わりに液晶表示パネルを使用した小型の
液晶テレビが実用化されている。この種液晶テレビは、
アナログ映像信号をＡ／Ｄ変換して液晶駆動回路へ供給
し、画像表示を行なっている。一方、最近では、パーソ
ナルコンピュータが普及してきており、その表示データ
をテレビ受像機に表示させるようにしたものがある。テ
レビ受像機にパーソナルコンピュータのデータを表示さ
せる場合、そのデータをＲＦモジュレータによってアナ
ログ変調してテレビ受像機のアンテナ端子に供給する
か、テレビ受像機のＲＧＢ端子に直接表示データを供給
することによって行なっている。
て、ＣＲＴの変わりに液晶表示パネルを使用した小型の
液晶テレビが実用化されている。この種液晶テレビは、
アナログ映像信号をＡ／Ｄ変換して液晶駆動回路へ供給
し、画像表示を行なっている。一方、最近では、パーソ
ナルコンピュータが普及してきており、その表示データ
をテレビ受像機に表示させるようにしたものがある。テ
レビ受像機にパーソナルコンピュータのデータを表示さ
せる場合、そのデータをＲＦモジュレータによってアナ
ログ変調してテレビ受像機のアンテナ端子に供給する
か、テレビ受像機のＲＧＢ端子に直接表示データを供給
することによって行なっている。
【０００３】しかして、液晶テレビにおいては上述した
ようにデジタル表示であるために、パーソナルコンピュ
ータの表示データを液晶テレビに表示させる場合、一旦
アナログ信号に変換することは、極めて効率が悪いとい
う問題があった。
ようにデジタル表示であるために、パーソナルコンピュ
ータの表示データを液晶テレビに表示させる場合、一旦
アナログ信号に変換することは、極めて効率が悪いとい
う問題があった。
【０００４】また、仮に液晶テレビとパーソナルコンピ
ュータを一体的に構成したとすると、液晶駆動回路の手
前にセレクタを設け、テレビの表示データとパーソナル
コンピュータの表示データとを選択的に切替えることが
考えられるが、この場合は液晶駆動回路への入力系路が
２系統必要になり、回路が大きくなるという問題があっ
た。
ュータを一体的に構成したとすると、液晶駆動回路の手
前にセレクタを設け、テレビの表示データとパーソナル
コンピュータの表示データとを選択的に切替えることが
考えられるが、この場合は液晶駆動回路への入力系路が
２系統必要になり、回路が大きくなるという問題があっ
た。
【０００５】
【発明の目的】この発明は上記事情を鑑みてなされたも
ので、簡単な回路構成で、液晶等を用いた画像表示装置
に、テレビ画像とパーソナルコンピュータ等の情報処理
装置の表示データの両方を表示させることを目的とす
る。
ので、簡単な回路構成で、液晶等を用いた画像表示装置
に、テレビ画像とパーソナルコンピュータ等の情報処理
装置の表示データの両方を表示させることを目的とす
る。
【０００６】
【発明の要点】この発明は、画像表示装置において、パ
ーソナルコンピュータ等のＣＰＵのバスラインに、テレ
ビ受像機のビデオ信号をＡ／Ｄ変換されたビデオ信号を
乗せることにより、簡単な回路構成で、テレビ画像とパ
ーソナルコンピュータ等のデータの両方を表示できるよ
うにしたものである。
ーソナルコンピュータ等のＣＰＵのバスラインに、テレ
ビ受像機のビデオ信号をＡ／Ｄ変換されたビデオ信号を
乗せることにより、簡単な回路構成で、テレビ画像とパ
ーソナルコンピュータ等のデータの両方を表示できるよ
うにしたものである。
【０００７】
【発明の第１実施例】以下図面を参照して本発明の一実
施例を説明する。第１図において、１１はテレビ受信部
におけるＡ／Ｄ変換回路で、前段の映像増幅器（図示せ
ず）から送られてくるビデオ信号をＫビットのデジタル
信号に変換する。このＡ／Ｄ変換回路１１から出力され
るデジタル信号は、制御ＬＳＩ１２内のゲート回路１３
を介してデータバス１４へ送られ、さらに、このデータ
バス１４より信号電極駆動ＬＳＩ１０に送られる。この
信号電極駆動ＬＳＩ１０では、上記データバス１４から
のデータがゲート回路１５を介してシフトレジスタ１６
へ入力される。上記ゲート回路１３，１５はトライステ
ートバッファにより構成されており、信号ライン１７を
介して送られてくる信号によってゲート制御される。
施例を説明する。第１図において、１１はテレビ受信部
におけるＡ／Ｄ変換回路で、前段の映像増幅器（図示せ
ず）から送られてくるビデオ信号をＫビットのデジタル
信号に変換する。このＡ／Ｄ変換回路１１から出力され
るデジタル信号は、制御ＬＳＩ１２内のゲート回路１３
を介してデータバス１４へ送られ、さらに、このデータ
バス１４より信号電極駆動ＬＳＩ１０に送られる。この
信号電極駆動ＬＳＩ１０では、上記データバス１４から
のデータがゲート回路１５を介してシフトレジスタ１６
へ入力される。上記ゲート回路１３，１５はトライステ
ートバッファにより構成されており、信号ライン１７を
介して送られてくる信号によってゲート制御される。
【０００８】上記信号ライン１７には、テレビモードと
計算機モードとを切換えるモード切換スイッチ１８が接
続されている。上記モード切替スイッチ１８はテレビモ
ード（ＴＶ）に切換えた時に“１”信号（Ｖｄｄ電
源）、計算機モード（Ｃａｌ）に切換えた時に“０”信
号（Ｖｓｓ電源）を信号ライン１７に与える。この信号
ライン１７に与えられた信号は、ＣＰＵ１９へ送られ
る。また、このＣＰＵ１９はデータバス１４に接続され
ており、上記信号電極駆動ＬＳＩ１０内の表示用ＲＡＭ
２０に表示データを出力する。そして、この表示用ＲＡ
Ｍ２０に記憶されたデータは、並列／直列変換回路２１
により直列データに変換され、ゲート回路２２を介して
上記シフトレジスタ１６へ入力される。
計算機モードとを切換えるモード切換スイッチ１８が接
続されている。上記モード切替スイッチ１８はテレビモ
ード（ＴＶ）に切換えた時に“１”信号（Ｖｄｄ電
源）、計算機モード（Ｃａｌ）に切換えた時に“０”信
号（Ｖｓｓ電源）を信号ライン１７に与える。この信号
ライン１７に与えられた信号は、ＣＰＵ１９へ送られ
る。また、このＣＰＵ１９はデータバス１４に接続され
ており、上記信号電極駆動ＬＳＩ１０内の表示用ＲＡＭ
２０に表示データを出力する。そして、この表示用ＲＡ
Ｍ２０に記憶されたデータは、並列／直列変換回路２１
により直列データに変換され、ゲート回路２２を介して
上記シフトレジスタ１６へ入力される。
【０００９】上記ゲート回路２２は、トライステートバ
ッファによって構成され、上記信号ライン１７からイン
バータ２３を介して送られてくる信号によってゲート制
御される。しかして、上記シフトレジスタ１６に書込ま
れたデータは、ラッチ回路２４に一時記憶された後、パ
ルス幅変調回路及び液晶駆動部２５へ送られる。このパ
ルス幅変調回路及び液晶駆動部２５は、ラッチ回路２４
からの入力データに応じて液晶パネル表示部（図示せ
ず）に信号側電極駆動信号Ｙ１〜Ｙｎを出力する。
ッファによって構成され、上記信号ライン１７からイン
バータ２３を介して送られてくる信号によってゲート制
御される。しかして、上記シフトレジスタ１６に書込ま
れたデータは、ラッチ回路２４に一時記憶された後、パ
ルス幅変調回路及び液晶駆動部２５へ送られる。このパ
ルス幅変調回路及び液晶駆動部２５は、ラッチ回路２４
からの入力データに応じて液晶パネル表示部（図示せ
ず）に信号側電極駆動信号Ｙ１〜Ｙｎを出力する。
【００１０】しかして、液晶表示が単純な白黒２階調表
示で良い場合は、並列／直列変換回路２１の出力は１ビ
ットでよく、第２図に示すように１ビットのゲート回路
２２の出力をオア回路２６を介してデータバスに接続す
る。この場合、液晶表示パネルのドット数の合計がＭビ
ットであれば、表示用ＲＡＭ２０の容量はＭビット必要
である。また、計算機モードで２のＫ乗種類の階調表示
する場合、表示用ＲＡＭ２０の並列／直列変換回路２１
の出力はＫビット必要であり、第３図に示すようにＫビ
ットのゲート回路２２を介してデータバスに接続され
る。この場合の表示用ＲＡＭ２０の容量は、液晶表示パ
ネルの容量がＭドットならば、Ｋ×Ｍビット必要であ
る。
示で良い場合は、並列／直列変換回路２１の出力は１ビ
ットでよく、第２図に示すように１ビットのゲート回路
２２の出力をオア回路２６を介してデータバスに接続す
る。この場合、液晶表示パネルのドット数の合計がＭビ
ットであれば、表示用ＲＡＭ２０の容量はＭビット必要
である。また、計算機モードで２のＫ乗種類の階調表示
する場合、表示用ＲＡＭ２０の並列／直列変換回路２１
の出力はＫビット必要であり、第３図に示すようにＫビ
ットのゲート回路２２を介してデータバスに接続され
る。この場合の表示用ＲＡＭ２０の容量は、液晶表示パ
ネルの容量がＭドットならば、Ｋ×Ｍビット必要であ
る。
【００１１】次に上記実施例の動作を説明する。テレビ
画像を液晶表示パネルに表示する場合は、モード切換ス
イッチ１８をテレビモードＴＶ側に切換える。これによ
り信号ライン１７に“１”信号が与えられてゲート回路
１３，１５がオンし、Ａ／Ｄ変換回路１１から出力され
るビデオ信号がデータバス１４へ出力され、さらに、こ
のデータバス１４よりシフトレジスタ１６へ送られる。
このシフトレジスタ１６に１ライン分のデータが書込ま
れると、そのデータはラッチ回路２４にラッチされ、パ
ルス幅変調回路及び液晶駆動部２５により２のＫ乗種類
のパルス幅に変調されて液晶パネル表示部に送られる。
このようにしてテレビ画像が液晶パネル表示部に表示さ
れる。上記テレビモードでは、インバータ２３の出力が
“０”となってゲート回路２２のゲートを閉じているの
で、表示用ＲＡＭ２０及び並列／直列変換回路２１は、
表示系から切離されている。
画像を液晶表示パネルに表示する場合は、モード切換ス
イッチ１８をテレビモードＴＶ側に切換える。これによ
り信号ライン１７に“１”信号が与えられてゲート回路
１３，１５がオンし、Ａ／Ｄ変換回路１１から出力され
るビデオ信号がデータバス１４へ出力され、さらに、こ
のデータバス１４よりシフトレジスタ１６へ送られる。
このシフトレジスタ１６に１ライン分のデータが書込ま
れると、そのデータはラッチ回路２４にラッチされ、パ
ルス幅変調回路及び液晶駆動部２５により２のＫ乗種類
のパルス幅に変調されて液晶パネル表示部に送られる。
このようにしてテレビ画像が液晶パネル表示部に表示さ
れる。上記テレビモードでは、インバータ２３の出力が
“０”となってゲート回路２２のゲートを閉じているの
で、表示用ＲＡＭ２０及び並列／直列変換回路２１は、
表示系から切離されている。
【００１２】しかして、液晶パネル表示部に計算機の出
力を表示する場合には、モード切換スイッチ１８を計算
機モードＣａｌ側に切換える。これにより信号ライン１
７に“０”信号が与えられ、ゲート回路１３，１５のゲ
ートが閉じると共に、インバータ２３の出力“１”とな
ってゲート回路２２のゲートを開く。この状態でＣＰＵ
１９は、表示用データをデータバス１４に出力すると共
に、表示用ＲＡＭ２０に書込みパルスを与える。これに
より表示用データが表示用ＲＡＭ２０に書込まれる。
力を表示する場合には、モード切換スイッチ１８を計算
機モードＣａｌ側に切換える。これにより信号ライン１
７に“０”信号が与えられ、ゲート回路１３，１５のゲ
ートが閉じると共に、インバータ２３の出力“１”とな
ってゲート回路２２のゲートを開く。この状態でＣＰＵ
１９は、表示用データをデータバス１４に出力すると共
に、表示用ＲＡＭ２０に書込みパルスを与える。これに
より表示用データが表示用ＲＡＭ２０に書込まれる。
【００１３】そして、この表示用ＲＡＭ２０に記憶され
たデータは、並列／直列変換回路２１により直列データ
に変換され、ゲート回路２２を介してシフトレジスタ１
６に書込まれる。このシフトレジスタ１６に書込まれた
データは、ラッチ回路２４にラッチされてパルス幅変調
回路及び液晶駆動部２５に送られ、上記したように２の
Ｋ乗種類のパルス幅に変調され、液晶パネル表示部に表
示される。
たデータは、並列／直列変換回路２１により直列データ
に変換され、ゲート回路２２を介してシフトレジスタ１
６に書込まれる。このシフトレジスタ１６に書込まれた
データは、ラッチ回路２４にラッチされてパルス幅変調
回路及び液晶駆動部２５に送られ、上記したように２の
Ｋ乗種類のパルス幅に変調され、液晶パネル表示部に表
示される。
【００１４】
【発明の第２実施例】次に本発明の他の実施例について
第４図により説明する。この実施例は、第１図における
ゲート回路１５，２２を設けずにオア回路３１によって
Ａ／Ｄ変換回路１１と並列／直列変換回路２１の出力を
合成するようにしている。そして、ゲート回路１３に対
してはＣＰＵ１９からゲート信号を与え、モード切換ス
イッチ１８を省略している。その他の部分は上記第１の
実施例と同じであるので同一符号を付して詳細な説明は
省略する。すなわち、この実施例はテレビ画像とＣＰＵ
１９の制御による文字及びグラフィック文字を重ねて表
示できるようにしたものである。
第４図により説明する。この実施例は、第１図における
ゲート回路１５，２２を設けずにオア回路３１によって
Ａ／Ｄ変換回路１１と並列／直列変換回路２１の出力を
合成するようにしている。そして、ゲート回路１３に対
してはＣＰＵ１９からゲート信号を与え、モード切換ス
イッチ１８を省略している。その他の部分は上記第１の
実施例と同じであるので同一符号を付して詳細な説明は
省略する。すなわち、この実施例はテレビ画像とＣＰＵ
１９の制御による文字及びグラフィック文字を重ねて表
示できるようにしたものである。
【００１５】しかして、ＣＰＵ１９がキー入力部３２か
らの入力に応じて表示用ＲＡＭ２０の記憶データを変更
する場合、ＣＰＵ１９は信号ライン１７に“０”信号を
出力してゲート回路１３のゲートをオフし、この状態で
データバス１４に表示データを出力すると共に表示用Ｒ
ＡＭ２０に書込み信号を与える。これにより表示用ＲＡ
Ｍ２０に新しいデータが書込まれる。表示用ＲＡＭ２０
への書込みを終了するとＣＰＵ１９は、信号ライン１７
への出力を“１”信号に反転し、ゲート回路１３をオン
にして通常の状態に戻す。
らの入力に応じて表示用ＲＡＭ２０の記憶データを変更
する場合、ＣＰＵ１９は信号ライン１７に“０”信号を
出力してゲート回路１３のゲートをオフし、この状態で
データバス１４に表示データを出力すると共に表示用Ｒ
ＡＭ２０に書込み信号を与える。これにより表示用ＲＡ
Ｍ２０に新しいデータが書込まれる。表示用ＲＡＭ２０
への書込みを終了するとＣＰＵ１９は、信号ライン１７
への出力を“１”信号に反転し、ゲート回路１３をオン
にして通常の状態に戻す。
【００１６】上記実施例において、テレビ画像に重ねる
文字、図形を白黒の２値表示にする場合であれば、オア
回路３１を第５図に示すように並列／直列変換回路２１
の１ビット出力をオア回路３１の各ビットに共通に与え
る。また、２のＫ乗種類の階調表示を行なう場合には、
第６図に示すように並列／直列変換回路２１の複数ビッ
トの出力をそれぞれオア回路３１に与える。
文字、図形を白黒の２値表示にする場合であれば、オア
回路３１を第５図に示すように並列／直列変換回路２１
の１ビット出力をオア回路３１の各ビットに共通に与え
る。また、２のＫ乗種類の階調表示を行なう場合には、
第６図に示すように並列／直列変換回路２１の複数ビッ
トの出力をそれぞれオア回路３１に与える。
【００１７】上記実施例において、テレビ画面の表示ク
ロックは、通常ＭHzのオーダーであるが、ＣＰＵ１９か
表示用ＲＡＭ２０に与える書込みクロックは、任意の周
波数を使用でき、従って多くのＣＰＵに対して汎用性を
持たせることができる。更に、階調表示機能を持ったパ
ネル型表示装置に、情報処理装置からの１階調の表示デ
ータを表示させることができる。
ロックは、通常ＭHzのオーダーであるが、ＣＰＵ１９か
表示用ＲＡＭ２０に与える書込みクロックは、任意の周
波数を使用でき、従って多くのＣＰＵに対して汎用性を
持たせることができる。更に、階調表示機能を持ったパ
ネル型表示装置に、情報処理装置からの１階調の表示デ
ータを表示させることができる。
【００１８】なお、上記実施例では、第１実施例と第２
実施例の回路を別々に示したが、両方の機能を含んで構
成し、モードスイッチで切換えるようにしてもよい。
実施例の回路を別々に示したが、両方の機能を含んで構
成し、モードスイッチで切換えるようにしてもよい。
【００１９】また、上記実施例では図示しなかったが、
信号電極駆動ＬＳＩ１０内にキャラクタジェネレータを
設けた構成としてもよい。さらに、データバス１４に外
部ＲＯＭ、外部ＲＡＭを付加し、テレビ画面の記憶、再
生など機能の多様化を計ってもよい。また、信号電極駆
動ＬＳＩ１０は、１チップのみ図示したが、マルチチッ
プ構成とすれば大容量液晶表示パネルを駆動することが
できる。
信号電極駆動ＬＳＩ１０内にキャラクタジェネレータを
設けた構成としてもよい。さらに、データバス１４に外
部ＲＯＭ、外部ＲＡＭを付加し、テレビ画面の記憶、再
生など機能の多様化を計ってもよい。また、信号電極駆
動ＬＳＩ１０は、１チップのみ図示したが、マルチチッ
プ構成とすれば大容量液晶表示パネルを駆動することが
できる。
【００２０】
【発明の効果】以上詳記したようにこの発明によれば、
画像表示装置において、テレビ等からのディジタルビデ
オ信号をパーソナルコンピュータ等のＣＰＵのデータバ
スラインに乗せるようにしたので、簡単な回路構成で、
テレビ画像とパーソナルコンピュータ等のデータの両方
を表示することができる。
画像表示装置において、テレビ等からのディジタルビデ
オ信号をパーソナルコンピュータ等のＣＰＵのデータバ
スラインに乗せるようにしたので、簡単な回路構成で、
テレビ画像とパーソナルコンピュータ等のデータの両方
を表示することができる。
【図１】本発明の一実施例を示す回路構成図。
【図２】同実施例の主要ゲート部分の詳細を示す回路
図。
図。
【図３】同実施例の主要ゲート部分の変形例を示す回路
図。
図。
【図４】本発明の他の実施例を示す回路構成図。
【図５】同実施例におけるオア回路部分の詳細を示す回
路図。
路図。
【図６】同実施例におけるオア回路部分の変形例を示す
回路図。
回路図。
１０…信号電極駆動ＬＳＩ １１…Ａ／Ｄ変換回路 １２…制御ＬＳＩ １３，１５，２２…ゲート回路 １４…データバス １６…シフトレジスタ １７…信号ライン １８…モード切換スイッチ １９…ＣＰＵ ２０…表示用ＲＡＭ ２１…並列／直列変換回路 ２５…液晶駆動部 ３２…キー入力部
Claims (1)
- 【請求項１】ディジタルビデオ信号源と、 データバスラインと、 このデータバスラインに接続され、キー入力データに対
する処理を実行する情報処理回路と、 上記データバスラインに接続され、上記情報処理回路で
作成された表示データを記憶する表示メモリと、 この表示メモリから読み出した表示データをＫビット単
位の直列データに変換する並列／直列変換回路と、 この並列／直列変換回路の出力を上記データバスライン
に出力する第１のゲート回路と、 上記ディジタルビデオ信号源からのＫビット単位のディ
ジタルビデオ信号を上記データバスラインに出力する第
２のゲート回路と、 上記第１及び第２のゲート回路を制御するゲート制御回
路と、 上記データバスラインに接続され、該データバスライン
を介して送られてくる直列データを表示する表示制御回
路とを具備し、 上記ディジタルビデオ信号源からのディジタルビデオ信
号と上記情報処理回路で作成された表示データとが共通
のデータバスラインを介して上記表示制御回路に供給さ
れることを特徴とする画像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6322267A JP2565145B2 (ja) | 1994-12-26 | 1994-12-26 | 画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6322267A JP2565145B2 (ja) | 1994-12-26 | 1994-12-26 | 画像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07199853A JPH07199853A (ja) | 1995-08-04 |
| JP2565145B2 true JP2565145B2 (ja) | 1996-12-18 |
Family
ID=18141744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6322267A Expired - Lifetime JP2565145B2 (ja) | 1994-12-26 | 1994-12-26 | 画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2565145B2 (ja) |
-
1994
- 1994-12-26 JP JP6322267A patent/JP2565145B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07199853A (ja) | 1995-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2981883B2 (ja) | 液晶表示装置の駆動装置 | |
| JP3741733B2 (ja) | 液晶表示装置のソース駆動装置 | |
| JP2001222249A (ja) | Ｒａｍ内蔵ドライバ並びにそれを用いた表示ユニットおよび電子機器 | |
| JP4474821B2 (ja) | シフトレジスタ、データ線駆動回路および走査線駆動回路 | |
| JP2001222276A (ja) | Ｒａｍ内蔵ドライバ並びにそれを用いた表示ユニットおよび電子機器 | |
| JPS6337394A (ja) | マトリクス表示装置 | |
| US5652605A (en) | Display controller for a flat display apparatus | |
| US4368461A (en) | Digital data processing device | |
| US6483510B1 (en) | Integrated graphic and character mixing circuit for driving an LCD display | |
| JP3338259B2 (ja) | 液晶表示装置 | |
| JP3975633B2 (ja) | 電気光学パネル、電気光学パネルのデータ線駆動方法およびデータ線駆動回路、電気光学装置ならびに電子機器 | |
| US20030231153A1 (en) | LCD source driver integrated circuit using separate R, G, B gray scale voltages | |
| JP2002372957A (ja) | ライン駆動回路、電気光学装置及び表示装置 | |
| JP2565145B2 (ja) | 画像表示装置 | |
| JP2001034236A (ja) | シフトレジスタ、シフトレジスタの制御方法、データ線駆動回路、走査線駆動回路、電気光学パネル、および電子機器 | |
| JPH0353273Y2 (ja) | ||
| KR20040014345A (ko) | 출력 제어 회로, 구동 회로, 전기 광학 장치 및 전자 기기 | |
| US7151534B2 (en) | Data transmission method and apparatus for driving a display | |
| JPH0569786U (ja) | 画像表示装置 | |
| JP2548892B2 (ja) | パレットメモリを含むマルチメディア用ディジタル／アナログ変換装置 | |
| JP2002278519A (ja) | アクティブマトリクス液晶表示装置およびその駆動方法 | |
| JP2001211075A (ja) | Ｄ／ａ変換回路およびそれを用いた表示装置 | |
| JPH0572998A (ja) | 液晶表示装置 | |
| JPH06118903A (ja) | マトリックスディスプレイ内の列にアドレスする回路 | |
| JP3443229B2 (ja) | 文字表示装置の書き込み制御回路 |