JPS60167461A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60167461A JPS60167461A JP59021640A JP2164084A JPS60167461A JP S60167461 A JPS60167461 A JP S60167461A JP 59021640 A JP59021640 A JP 59021640A JP 2164084 A JP2164084 A JP 2164084A JP S60167461 A JPS60167461 A JP S60167461A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gate electrode
- diffusion layer
- sidewall
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 238000000034 method Methods 0.000 claims abstract description 22
- 239000012535 impurity Substances 0.000 claims abstract description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 10
- 238000009792 diffusion process Methods 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 10
- 230000015572 biosynthetic process Effects 0.000 abstract description 6
- 229910052681 coesite Inorganic materials 0.000 abstract description 5
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 5
- 239000000377 silicon dioxide Substances 0.000 abstract description 5
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 5
- 229910052682 stishovite Inorganic materials 0.000 abstract description 5
- 229910052905 tridymite Inorganic materials 0.000 abstract description 5
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 4
- 238000001020 plasma etching Methods 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 abstract 1
- 230000000873 masking effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 50
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[技術分野]
本発明はL D D (Lightly Doped
Drajn)構造の半導体装置、特にCM T S (
ComplementaryMetal I n5ul
ator S emiconductor)デバイスの
製造方法に関する。
Drajn)構造の半導体装置、特にCM T S (
ComplementaryMetal I n5ul
ator S emiconductor)デバイスの
製造方法に関する。
[背景技術]
MISデバイスのショートチャネル化によって。
しきい値電圧、ソース・ドレイン間耐圧、あるいはホッ
トキャリア等のいわゆる短チヤネル効果が問題となって
いる。この解決策の一方法として、たとえば、LDD構
造を有したデバイスが提案されている(TU2+EE
Trans、Electron Devices、vo
l、ED−29、pp590−595.Apr、]、9
82)。このL D D構造の半導体デバイスとしてN
チャネルM OS (Metal 0xi−de Se
m1conductor)の断面図を第1、図に示し、
その製造方法を説明する。図中符号]、aはP型不純物
シリコン半導体基板、符号2aは厚い5i02膜である
。基板1−aの一主面に周知の方法によってゲート酸化
膜3aならびにゲート電極4aを形成する。この状態で
ゲート電極4aをマスクとしてヒ素(As)を打込み浅
いN−型拡散層5aを形成する。つぎに基板1aにS
i O2膜を全面に堆積した後に、ゲート電極側面にの
みこの5i02膜(サイドウオール)6aを残すように
して反応性イオンエツチングを行う。その後、このサイ
ドウオール6aをマスクとしてリン(P)を打込み深い
N+型型数散層7a形成してLDD構造をつくっている
。
トキャリア等のいわゆる短チヤネル効果が問題となって
いる。この解決策の一方法として、たとえば、LDD構
造を有したデバイスが提案されている(TU2+EE
Trans、Electron Devices、vo
l、ED−29、pp590−595.Apr、]、9
82)。このL D D構造の半導体デバイスとしてN
チャネルM OS (Metal 0xi−de Se
m1conductor)の断面図を第1、図に示し、
その製造方法を説明する。図中符号]、aはP型不純物
シリコン半導体基板、符号2aは厚い5i02膜である
。基板1−aの一主面に周知の方法によってゲート酸化
膜3aならびにゲート電極4aを形成する。この状態で
ゲート電極4aをマスクとしてヒ素(As)を打込み浅
いN−型拡散層5aを形成する。つぎに基板1aにS
i O2膜を全面に堆積した後に、ゲート電極側面にの
みこの5i02膜(サイドウオール)6aを残すように
して反応性イオンエツチングを行う。その後、このサイ
ドウオール6aをマスクとしてリン(P)を打込み深い
N+型型数散層7a形成してLDD構造をつくっている
。
すなわち、従来のLDD構造の製造方法は、まず浅い拡
散層を形成し、つぎにサイドウオールを形成し、最後に
深い拡散層を形成するのが特徴である。しかしながら本
発明者の検討によれば、このような方法をたとえば相補
型のデバイスに適用した場合、NチャネルならびにPチ
ャネルの浅い拡散層を形成するときに各々ホトレジスト
工程を必要とする。従って、従来のような、拡散層の打
込みが各々のチャネルにおいて1回で済んでいたのにく
らべて、深い拡散層の打込み以外に浅い拡散層の打込み
に用いるホ(〜レジスト工程が2回(PチャネルとNチ
ャネル)増えてプロセスが複雑となる。
散層を形成し、つぎにサイドウオールを形成し、最後に
深い拡散層を形成するのが特徴である。しかしながら本
発明者の検討によれば、このような方法をたとえば相補
型のデバイスに適用した場合、NチャネルならびにPチ
ャネルの浅い拡散層を形成するときに各々ホトレジスト
工程を必要とする。従って、従来のような、拡散層の打
込みが各々のチャネルにおいて1回で済んでいたのにく
らべて、深い拡散層の打込み以外に浅い拡散層の打込み
に用いるホ(〜レジスト工程が2回(PチャネルとNチ
ャネル)増えてプロセスが複雑となる。
[発明の目的コ
本発明の目的は、L D D構造のMIS型の半導体装
置の新たな製造技術を提供することにある。
置の新たな製造技術を提供することにある。
本発明の別の目的は、L D D構造のCMISデバイ
スの製造プロセスをマスクを増やすことなく3− 簡素にした製造方法を提供するものである。
スの製造プロセスをマスクを増やすことなく3− 簡素にした製造方法を提供するものである。
本発明の前記ならびにそのほかの目的と新規な特徴は1
本明細書の記述および添付図面からあきらかになるであ
ろう。
本明細書の記述および添付図面からあきらかになるであ
ろう。
[発明の概要コ
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
すなわち、ゲート電極形成後半導体基板」二に第1なら
びに第2の層を形成し、この第2の層をサイドウオール
とし、深い拡散層を形成後にサイドウオールを除去して
浅い拡散層を形成しているので、両数散層の形成のマス
クがPチャネルならびにNチャネルの各々1回のみとな
り簡単な製造プロセスを達成するものである。
びに第2の層を形成し、この第2の層をサイドウオール
とし、深い拡散層を形成後にサイドウオールを除去して
浅い拡散層を形成しているので、両数散層の形成のマス
クがPチャネルならびにNチャネルの各々1回のみとな
り簡単な製造プロセスを達成するものである。
[実施例]
以下本発明の半導体装置の製造方法の一実施例を第2図
から第7図を参照して説明する。
から第7図を参照して説明する。
第2図はCMOSデバイスに本発明を適用した場合の製
造プロセスを示す断面図である。図にお−4〜 いて符号1は、たとえば、N++不純物シリコン半導体
基板であって、この基板1−上のN−型エピタキシャル
層2内にPウェル3ならびにNウェル4を形成してダブ
ルウェル構造のCMOSデバイスを製造するものである
。符号5ならびに6は、それぞれ、厚い5i02膜なら
びにゲート酸化膜であって、ゲート化膜6上には低抵抗
としたドープドポリシリコンのゲート電極7が形成され
ている。また、ポリシリコン表面には熱酸化によって薄
い5i02膜1.5が形成されている。以上のプロセス
は従来技術と同様である。
造プロセスを示す断面図である。図にお−4〜 いて符号1は、たとえば、N++不純物シリコン半導体
基板であって、この基板1−上のN−型エピタキシャル
層2内にPウェル3ならびにNウェル4を形成してダブ
ルウェル構造のCMOSデバイスを製造するものである
。符号5ならびに6は、それぞれ、厚い5i02膜なら
びにゲート酸化膜であって、ゲート化膜6上には低抵抗
としたドープドポリシリコンのゲート電極7が形成され
ている。また、ポリシリコン表面には熱酸化によって薄
い5i02膜1.5が形成されている。以上のプロセス
は従来技術と同様である。
このような状態の基板表面に第1の層であるポリシリコ
ン層8と第2の層である5i02層9を順次、たとえば
、CV D (Chemical Vapor Dep
os−i、tion)法により堆積する。この場合、第
1の層であるポリシリコン層のかわりにSi3N4層を
用いることもでき、あるいは、第1の層に5i02層を
用いて第2の層にポリシリコン層を用いることもできる
。肝要なことは、第1の層をゲート電極7ならびにゲー
ト酸化膜に対する保護層として、第2の層によるサイド
ウオール形成あるいはその除去プロセスを最適ならしめ
るような第1ならびに第2の層を選択しておくことであ
る。
ン層8と第2の層である5i02層9を順次、たとえば
、CV D (Chemical Vapor Dep
os−i、tion)法により堆積する。この場合、第
1の層であるポリシリコン層のかわりにSi3N4層を
用いることもでき、あるいは、第1の層に5i02層を
用いて第2の層にポリシリコン層を用いることもできる
。肝要なことは、第1の層をゲート電極7ならびにゲー
ト酸化膜に対する保護層として、第2の層によるサイド
ウオール形成あるいはその除去プロセスを最適ならしめ
るような第1ならびに第2の層を選択しておくことであ
る。
次に、5i02膜9を反応性イオンエツチングによって
除去して、第3図に示すようにゲート電極7の側面にの
みサイドウオール91−とじて残す。
除去して、第3図に示すようにゲート電極7の側面にの
みサイドウオール91−とじて残す。
次に、第4図において、Pウェル領域3内にNチャネル
MO8のT−D D構造ソース・ドレインを形成するた
めに、図の左側に形成されるPチャネルMO8領域上に
選択的にホトレジスト工程10を形成する。この状態で
Pチャネルに対してはホトレジスト工程10、Nチャネ
ルに対してはS iO2膜のサイドウオール91をマス
クとして、PあるいはAsをイオン打込みして深い第1
の拡散層であるN+型不純物半導体領域11−をソース
・ドレイン領域に形成する。
MO8のT−D D構造ソース・ドレインを形成するた
めに、図の左側に形成されるPチャネルMO8領域上に
選択的にホトレジスト工程10を形成する。この状態で
Pチャネルに対してはホトレジスト工程10、Nチャネ
ルに対してはS iO2膜のサイドウオール91をマス
クとして、PあるいはAsをイオン打込みして深い第1
の拡散層であるN+型不純物半導体領域11−をソース
・ドレイン領域に形成する。
さらに、第5図に示すように、サイドウオール91−を
ウェットエツチングした後、N型不純物であるPあるい
はAsをイオン打込みして浅い第2の拡散層であるN−
型不純物半導体領域12をソース・ドレイン領域に形成
する。このようにして、L D D構造のNチャネルM
O8が形成される。
ウェットエツチングした後、N型不純物であるPあるい
はAsをイオン打込みして浅い第2の拡散層であるN−
型不純物半導体領域12をソース・ドレイン領域に形成
する。このようにして、L D D構造のNチャネルM
O8が形成される。
ここで注目すべきことは、第2の層を設けたことによっ
てサイドウオール91の形成ならびにその除去が第1の
層であるポリシリコン層6によって容易になされ、エッ
チバック時のシリコン層のオーバエツチング等の心配が
ないことである。従って、従来のようにサイドウオール
形成の前後のプロセスにおいて浅い拡散層と深い拡散層
を個別に形成する必要はなく、サイドウオール形成後に
両数散層を同一マスクを用いて形成できる。
てサイドウオール91の形成ならびにその除去が第1の
層であるポリシリコン層6によって容易になされ、エッ
チバック時のシリコン層のオーバエツチング等の心配が
ないことである。従って、従来のようにサイドウオール
形成の前後のプロセスにおいて浅い拡散層と深い拡散層
を個別に形成する必要はなく、サイドウオール形成後に
両数散層を同一マスクを用いて形成できる。
さらに、PチャネルMO8のソース・ドレイン領域の形
成を行うために、NチャネルMO8側にホトレジスト膜
を形成してボロン(B)のイオン打込みを行ってPチャ
ネルMO3を形成する。第6図はこのようにして形成さ
れたCMO8構造の断面を示し、符号13は第3の深い
拡散層であるP+型不純物半導体領域、そして符号14
は第4の浅い拡散層であるP−型不純物半導体領域を示
している。
成を行うために、NチャネルMO8側にホトレジスト膜
を形成してボロン(B)のイオン打込みを行ってPチャ
ネルMO3を形成する。第6図はこのようにして形成さ
れたCMO8構造の断面を示し、符号13は第3の深い
拡散層であるP+型不純物半導体領域、そして符号14
は第4の浅い拡散層であるP−型不純物半導体領域を示
している。
7−
その後は、ポリシリコン膜8を除去し、通常の方法によ
りアルミニウム配線を形成する。なお、以上の製造プロ
セスにおいて、PチャネルMO8とNチャネルMO8の
形成プロセスの順序を逆にすることも可能である。
りアルミニウム配線を形成する。なお、以上の製造プロ
セスにおいて、PチャネルMO8とNチャネルMO8の
形成プロセスの順序を逆にすることも可能である。
また、ソース・ドレイン・ゲート電極のシリサイド化を
行う場合には、第7図にその最終プロセスにおける断面
図が示されているが、再度5i02膜をCVD法によっ
て堆積し、これを反応性イオンエツチングによってPチ
ャネルならびにNチャネルMO8のゲート電極側面にサ
イドウオール91を形成する。その後白金(Pt)等の
金属を堆積して熱処理することによりシリコンが露出さ
れているソース・ドレイン・ゲート電極表面にPtシリ
サイド14を形成する。シリサイド化されていないPt
のみを全面エツチングすることにより完成する。
行う場合には、第7図にその最終プロセスにおける断面
図が示されているが、再度5i02膜をCVD法によっ
て堆積し、これを反応性イオンエツチングによってPチ
ャネルならびにNチャネルMO8のゲート電極側面にサ
イドウオール91を形成する。その後白金(Pt)等の
金属を堆積して熱処理することによりシリコンが露出さ
れているソース・ドレイン・ゲート電極表面にPtシリ
サイド14を形成する。シリサイド化されていないPt
のみを全面エツチングすることにより完成する。
[効果]
(1)ゲート電極上に薄い絶縁膜を介して第1の層と第
2の層を順次形成し、この第2の層によっ8− てゲート電極のサイドウオールを形成し、しかも、深い
拡散層を形成した後に浅い拡散層を形成しているので、
LDD構造のMISデバイスを容易に形成することがで
きる。
2の層を順次形成し、この第2の層によっ8− てゲート電極のサイドウオールを形成し、しかも、深い
拡散層を形成した後に浅い拡散層を形成しているので、
LDD構造のMISデバイスを容易に形成することがで
きる。
(2)本発明は特にCMISに適用することによって、
CMISの一方のチャネルに対して同一のホトレジスト
膜を使用できるので、CMISデバイスにおいてホトエ
ツチング工程を増やすことなくLDD構造を実現できる
という効果が得られる。
CMISの一方のチャネルに対して同一のホトレジスト
膜を使用できるので、CMISデバイスにおいてホトエ
ツチング工程を増やすことなくLDD構造を実現できる
という効果が得られる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
[利用分野]
本発明は、CMISデバイスにおいてホトレジスト工程
を増やすことなく、両チャネルを同時にLDD構造のシ
ョートチャネルCMISデバイスとして実現するのに広
く利用できる。また、本発明はLDD構造のMIS素子
を含むデバイス一般にも適用することができる。
を増やすことなく、両チャネルを同時にLDD構造のシ
ョートチャネルCMISデバイスとして実現するのに広
く利用できる。また、本発明はLDD構造のMIS素子
を含むデバイス一般にも適用することができる。
第1図は従来のLDD構造チャネルの製造プロセスを説
明するためのデバイス断面図、第2図から第6図は本発
明の半導体装置の製造方法をCMOSデバイスに適用し
た製造プロセスを示すデバイス断面図、 第7図は本発明によって製造されたCMOSデバイスの
シリサイド化した断面図である。 1・・・半導体基板、2・・・エピタキシャル層、3.
4・・・ウェル、5・・・厚いSiO2膜、6・・・ゲ
ート酸化膜、7・・・ゲート電極、8・・・ポリシリコ
ン層(第1の層)、9・・・SiO2層(第2の層)、
10・・・ホトレジス1へ膜、1.1.、]−3・・・
深い拡散層、12.14・・・浅い拡散層、15・・・
蒲11−
明するためのデバイス断面図、第2図から第6図は本発
明の半導体装置の製造方法をCMOSデバイスに適用し
た製造プロセスを示すデバイス断面図、 第7図は本発明によって製造されたCMOSデバイスの
シリサイド化した断面図である。 1・・・半導体基板、2・・・エピタキシャル層、3.
4・・・ウェル、5・・・厚いSiO2膜、6・・・ゲ
ート酸化膜、7・・・ゲート電極、8・・・ポリシリコ
ン層(第1の層)、9・・・SiO2層(第2の層)、
10・・・ホトレジス1へ膜、1.1.、]−3・・・
深い拡散層、12.14・・・浅い拡散層、15・・・
蒲11−
Claims (1)
- 【特許請求の範囲】 1、ソースおよびドレインの各領域が深い第1の拡散層
と浅い第2の拡散層によって構成されているLDD構造
のMIS型の半導体装置の製造方法において、ゲート電
極を形成した後、薄い絶縁膜を介してそのゲート電極を
含む半導体基板の一面全体に第1の層および第2の層を
順次形成し、上層の第2の層によって前記ゲート電極の
側面部分にサイドウオールを形成し、ついでこのサイド
ウ 〜オールを不純物導入のマスクとして利用して前記
半導体基板の一面に前記第1の拡散層を形成した後、前
記サイドウオールを除去して前記第2の拡散層を形成す
ることを特徴とする半導体装置の製造方法。 2、前記第1の層は、前記第2の層のエツチングに対す
るマスクとなりうる材料によって形成されていることを
特徴とする特許請求の範囲第1項記載の半導体装置の製
造方法。 3、LDD構造のCMISデバイスの製造方法において
、ゲート電極形成後に、薄い絶縁膜を介して第】ならび
に第2の層を順次基板表面に堆積し、前記第2の層をエ
ツチングして前記ゲート電極側面にのみこの第2の層を
サイドウオールとして残し、つぎに、第1のホトレジス
1へ工程を経て一方の導電型のCMISデバイスに、深
い第1の拡散層を形成した後前記サイドウオールを除去
して浅い第2の拡散層を形成し、さらに、第2のホトレ
ジスト工程を経て他方の導電型のCMISデバイスに、
深い第3の拡散層を形成した後前記サイドウオールを除
去して浅い第4の拡散層を形成することを特徴とする半
導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59021640A JPS60167461A (ja) | 1984-02-10 | 1984-02-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59021640A JPS60167461A (ja) | 1984-02-10 | 1984-02-10 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60167461A true JPS60167461A (ja) | 1985-08-30 |
Family
ID=12060662
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59021640A Pending JPS60167461A (ja) | 1984-02-10 | 1984-02-10 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60167461A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0216053A2 (en) * | 1985-09-26 | 1987-04-01 | Motorola, Inc. | Removable sidewall spaces for lightly doped drain formation using one mask level |
EP0216052A2 (en) * | 1985-09-26 | 1987-04-01 | Motorola, Inc. | Removable sidewall spacer for lightly doped drain formation using two mask levels |
JPS62188277A (ja) * | 1985-09-25 | 1987-08-17 | Yokogawa Hewlett Packard Ltd | 低濃度ド−プド構造形成方法 |
US5766991A (en) * | 1990-05-11 | 1998-06-16 | U.S. Philips Corporation | CMOS process utilizing disposable silicon nitride spacers for making lightly doped drain |
-
1984
- 1984-02-10 JP JP59021640A patent/JPS60167461A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62188277A (ja) * | 1985-09-25 | 1987-08-17 | Yokogawa Hewlett Packard Ltd | 低濃度ド−プド構造形成方法 |
EP0216053A2 (en) * | 1985-09-26 | 1987-04-01 | Motorola, Inc. | Removable sidewall spaces for lightly doped drain formation using one mask level |
EP0216052A2 (en) * | 1985-09-26 | 1987-04-01 | Motorola, Inc. | Removable sidewall spacer for lightly doped drain formation using two mask levels |
EP0216053A3 (en) * | 1985-09-26 | 1988-01-20 | Motorola, Inc. | Removable sidewall spaces for lightly doped drain formation using one mask level |
EP0216052A3 (en) * | 1985-09-26 | 1988-01-20 | Motorola, Inc. | Removable sidewall spacer for lightly doped drain formation using two mask levels |
US5766991A (en) * | 1990-05-11 | 1998-06-16 | U.S. Philips Corporation | CMOS process utilizing disposable silicon nitride spacers for making lightly doped drain |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6541328B2 (en) | Method of fabricating metal oxide semiconductor transistor with lightly doped impurity regions formed after removing spacers used for defining higher density impurity regions | |
US6518623B1 (en) | Semiconductor device having a buried-channel MOS structure | |
CN1307709C (zh) | 具有硅锗栅极的半导体器件及其制作方法 | |
JP3077630B2 (ja) | 半導体装置およびその製造方法 | |
JPH10163339A (ja) | 半導体素子の製造方法 | |
JP2982895B2 (ja) | Cmos半導体装置およびその製造方法 | |
JP4237660B2 (ja) | 半導体装置の製造方法 | |
JP2005136351A (ja) | 半導体装置及びその製造方法 | |
JP2006108439A (ja) | 半導体装置 | |
JPS60167461A (ja) | 半導体装置の製造方法 | |
JP4146121B2 (ja) | 半導体装置の製造方法 | |
JPH0738095A (ja) | 半導体装置及びその製造方法 | |
JPH1012748A (ja) | 半導体装置の製造方法 | |
JP4989074B2 (ja) | 半導体装置 | |
KR100415191B1 (ko) | 비대칭형 씨모스 트랜지스터의 제조 방법 | |
JPH09205151A (ja) | 相補型半導体装置の製造方法 | |
JP2000124327A (ja) | 半導体装置及びその製造方法 | |
JPH0485968A (ja) | Mos型半導体装置およびその製造方法 | |
JP2982762B2 (ja) | 半導体装置の製造方法 | |
JP2633525B2 (ja) | 半導体装置の製造方法 | |
JP2000114393A (ja) | 半導体装置の製造方法 | |
JPS6156448A (ja) | 相補型半導体装置の製造方法 | |
JP2738327B2 (ja) | Mos型半導体装置の製造方法 | |
JPH07122741A (ja) | 半導体装置の製造方法 | |
JPH10173172A (ja) | 半導体装置及び半導体装置の製造方法 |