JPS60167367A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60167367A JPS60167367A JP2224984A JP2224984A JPS60167367A JP S60167367 A JPS60167367 A JP S60167367A JP 2224984 A JP2224984 A JP 2224984A JP 2224984 A JP2224984 A JP 2224984A JP S60167367 A JPS60167367 A JP S60167367A
- Authority
- JP
- Japan
- Prior art keywords
- collector
- base
- withstanding voltage
- type
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000012535 impurity Substances 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 abstract description 11
- 238000005468 ion implantation Methods 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 3
- 230000003321 amplification Effects 0.000 abstract description 2
- 238000002347 injection Methods 0.000 abstract description 2
- 239000007924 injection Substances 0.000 abstract description 2
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 2
- 238000004519 manufacturing process Methods 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 description 9
- VXEGSRKPIUDPQT-UHFFFAOYSA-N 4-[4-(4-methoxyphenyl)piperazin-1-yl]aniline Chemical compound C1=CC(OC)=CC=C1N1CCN(C=2C=CC(N)=CC=2)CC1 VXEGSRKPIUDPQT-UHFFFAOYSA-N 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000005049 silicon tetrachloride Substances 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
太征ａ１１１１−１．車燻仕昧晋−酷に半ム体車渚同蕗
に適したトランジスタに関する。
に適したトランジスタに関する。
（従来技術）
今日一般に半導体集積回路に使用されるトランジスタは
耐圧、コレクタ直列抵抗等からエピタキシャル条件が妥
協的に決められており、特に耐圧。
耐圧、コレクタ直列抵抗等からエピタキシャル条件が妥
協的に決められており、特に耐圧。
コレクタ直列抵抗を両立させることは困難である。
第１図は従来の集積回路用トランジスタの一例を示す断
面図である。Ｐ型半導体基板１にＮ型埋込層２を形成し
％ Ｎ！エピタキシャル層３ａを形成した後Ｎ型エピタ
キシャル層３ａの表面からＰ型ベース領域４を拡散形成
しＰ型ベース領域４０表面からＮ型エミッタ領域５とＰ
型ベース領域４と重複部を持たないようにＮ型エピタキ
シャル層・３ａの表面から拡散形成されたコレクタコン
タクト領域６とを有するものである。
面図である。Ｐ型半導体基板１にＮ型埋込層２を形成し
％ Ｎ！エピタキシャル層３ａを形成した後Ｎ型エピタ
キシャル層３ａの表面からＰ型ベース領域４を拡散形成
しＰ型ベース領域４０表面からＮ型エミッタ領域５とＰ
型ベース領域４と重複部を持たないようにＮ型エピタキ
シャル層・３ａの表面から拡散形成されたコレクタコン
タクト領域６とを有するものである。
第１図に示す従来のトランジスタの欠点は、コレクタ直
列抵抗を下げるために基板の濃度を高いところに選択せ
ざるを得ない。このためコレクターベース間耐圧（Ｂ
ＹＣＢＯ）が低く使用上の制約があり好ましくない。特
に基板底面でのコレクターヘー ス間耐圧’ｅ Ｂ Ｖ
ｃＢｏ−ｓ トｔ ；ｂ （！： Ｌ ＶｃＥｏカＢ
ＶＣＢＯ−８と等しくなる場合が生ずることが多い。即
ち、ベース領域４の底面でのコレクターベース間耐圧を
Ｂ ＹＣＢＯ−Ｂとすると下記の関係がある。
列抵抗を下げるために基板の濃度を高いところに選択せ
ざるを得ない。このためコレクターベース間耐圧（Ｂ
ＹＣＢＯ）が低く使用上の制約があり好ましくない。特
に基板底面でのコレクターヘー ス間耐圧’ｅ Ｂ Ｖ
ｃＢｏ−ｓ トｔ ；ｂ （！： Ｌ ＶｃＥｏカＢ
ＶＣＢＯ−８と等しくなる場合が生ずることが多い。即
ち、ベース領域４の底面でのコレクターベース間耐圧を
Ｂ ＹＣＢＯ−Ｂとすると下記の関係がある。
ここで、（１）式の右辺がＢ ＶＣＢＯ−８より大きい
場合のとき、Ｌ ＶＣＥＯ＝ Ｂ ＹＣＢＯ−８−・・
・（３）となる。
場合のとき、Ｌ ＶＣＥＯ＝ Ｂ ＹＣＢＯ−８−・・
・（３）となる。
即ち、コレクターエミッタ間耐圧がベース領域４の表面
のコレクターベース耐圧で決定されることがあるため、
耐圧上の問題から使用上の制約が生じ好ましくない。
のコレクターベース耐圧で決定されることがあるため、
耐圧上の問題から使用上の制約が生じ好ましくない。
（発明の目的）
本発明の目的は、コレクターベース間の半纏体基板表面
での耐圧の高いトランジスタを備えた半導体装置を提供
することにある。
での耐圧の高いトランジスタを備えた半導体装置を提供
することにある。
（発明の構成）
本発明によれば、第１図に示す従来のトランジスタの前
記欠点を解消するため、第２図に示すように第１図に示
す一従来のトランジスタの基板表面の不純物の濃度を下
げてＢ ＹＣＢＯ−８を上昇させる様工夫したトランジ
スタを備えた半導体装置を得る。
記欠点を解消するため、第２図に示すように第１図に示
す一従来のトランジスタの基板表面の不純物の濃度を下
げてＢ ＹＣＢＯ−８を上昇させる様工夫したトランジ
スタを備えた半導体装置を得る。
（発明の効果）
本発明によると、コレクタ直列抵抗を全く上昇させずに
ＢＶＣＢＯ−８を上げることができるので、常タメ、コ
レクターエミッタ間耐圧が本来のベース領域底面の耐圧
ＢＶＣＢＯ−Ｂで決定されるようになる。
ＢＶＣＢＯ−８を上げることができるので、常タメ、コ
レクターエミッタ間耐圧が本来のベース領域底面の耐圧
ＢＶＣＢＯ−Ｂで決定されるようになる。
また同一基板上に横型ＰＮＰトランジスタを形成する場
合には、本発明により、コレクターベース間耐圧の上昇
、表面の注入効率上昇による電流増幅率の増大等の効果
を期待できるので本発明の効果は非常に大きい。
合には、本発明により、コレクターベース間耐圧の上昇
、表面の注入効率上昇による電流増幅率の増大等の効果
を期待できるので本発明の効果は非常に大きい。
（実施例）
次に第２図に示す基板表面の低濃度のＮ型不純物層３ｂ
の形成法には稚々の方法が考えられる。
の形成法には稚々の方法が考えられる。
代表的な方法を以下に２つ述べる。
第１の方法は基板１と低濃度のＮ型不純物Ｎ３ｂ全７２
ンガスまたは四塩化シリコンの熱分解によりエピタキシ
ャル法により形成することである。
ンガスまたは四塩化シリコンの熱分解によりエピタキシ
ャル法により形成することである。
この方法はコストが高いという欠点があるが実現性は高
い。
い。
第２の方法は基板１の表面からイオン注入法によりＰ型
不純物を導入して低濃度のＮ型不純物層３ｂを形成する
方法である。この第２の方法を実施した場合の濃度分布
の一例を第３図に示す。この第２の方法の特徴は何ら写
真蝕刻工程等を追加することなくイオン注入工程のみの
追加で実施できることであり、コスト上昇は最小限に抑
えることができる。またイオン注入法の正確な不純物分
布制御性により特性的にもバラツキなく素子を形成する
ことができる。
不純物を導入して低濃度のＮ型不純物層３ｂを形成する
方法である。この第２の方法を実施した場合の濃度分布
の一例を第３図に示す。この第２の方法の特徴は何ら写
真蝕刻工程等を追加することなくイオン注入工程のみの
追加で実施できることであり、コスト上昇は最小限に抑
えることができる。またイオン注入法の正確な不純物分
布制御性により特性的にもバラツキなく素子を形成する
ことができる。
以上の説明は導電型を互いに入れ換えてもそのまま成立
することは言うまでもない。
することは言うまでもない。
第１図は従来の集積回路用トランジスタの一例を示す断
面図である。 第２図は本発明の一実施例による乗積回路用トランジス
タの一実施例を示す断面図である。 第３図は本発明の一実施例による集積回路用トランジス
タのエビ深さ方向の不純物濃度分布の一例である。 ｌ・・・・・・Ｐ型半導体基板、２・・・・・・Ｎ型埋
込層、 ３ａ・・・・・・Ｎ型エピタキシャル層、３ｂ
・・・・・・Ｎ−型層、４・・・・・・Ｐ型ベース領域
、５・・・・・・Ｎ型エミッタ領域、６・・・・・・Ｎ
型コレクタコンタクト領域。 秦Ｉ 図 ３ｏＬ ２ ／ 奉２ 図 →涼さ 阜３ 図
面図である。 第２図は本発明の一実施例による乗積回路用トランジス
タの一実施例を示す断面図である。 第３図は本発明の一実施例による集積回路用トランジス
タのエビ深さ方向の不純物濃度分布の一例である。 ｌ・・・・・・Ｐ型半導体基板、２・・・・・・Ｎ型埋
込層、 ３ａ・・・・・・Ｎ型エピタキシャル層、３ｂ
・・・・・・Ｎ−型層、４・・・・・・Ｐ型ベース領域
、５・・・・・・Ｎ型エミッタ領域、６・・・・・・Ｎ
型コレクタコンタクト領域。 秦Ｉ 図 ３ｏＬ ２ ／ 奉２ 図 →涼さ 阜３ 図
Claims (1)
- 第１導電型半導体基板と、該半導体基板の主表面に形成
された第２導電型のベース領域と、前記ベース領域中に
前記半導体基板の表面よ多形成された第１導電型エミツ
タ領域と、前記第２導電型のベース領域と離間して形成
された第１導電型のコレクタコンタクト領域とを有し、
かつ前記半導体基板の主表面から前記第１導電型のエミ
ッタ領域より浅くかつ前記半導体基板より低濃度の第二
導電型不純物領域を有することを特徴とする半導体装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2224984A JPS60167367A (ja) | 1984-02-09 | 1984-02-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2224984A JPS60167367A (ja) | 1984-02-09 | 1984-02-09 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60167367A true JPS60167367A (ja) | 1985-08-30 |
Family
ID=12077512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2224984A Pending JPS60167367A (ja) | 1984-02-09 | 1984-02-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60167367A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63240058A (ja) * | 1987-03-27 | 1988-10-05 | Nec Corp | 半導体装置の製造方法 |
-
1984
- 1984-02-09 JP JP2224984A patent/JPS60167367A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63240058A (ja) * | 1987-03-27 | 1988-10-05 | Nec Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3414782A (en) | Semiconductor structure particularly for performing unipolar transistor functions in integrated circuits | |
| US4323913A (en) | Integrated semiconductor circuit arrangement | |
| JPS643347B2 (ja) | ||
| US4030954A (en) | Method of manufacturing a semiconductor integrated circuit device | |
| JPS60167367A (ja) | 半導体装置 | |
| JPS62229967A (ja) | Ｎｐｎトランジスタ−の固有降伏電圧より大きい降伏電圧を有するｎｐｎ等価構造 | |
| JPS6081864A (ja) | ラテラル型トランジスタ | |
| JPS59124153A (ja) | 半導体集積回路装置 | |
| KR100255126B1 (ko) | 수평형 바이폴라 트랜지스터 및 그의 제조방법 | |
| JPS6258678A (ja) | トランジスタ | |
| JPH04262569A (ja) | 半導体装置 | |
| JPS6212665B2 (ja) | ||
| JPS59124157A (ja) | 相補型半導体集積回路 | |
| JPS60105265A (ja) | 相補型半導体装置の製造方法 | |
| JPS6393154A (ja) | 半導体装置 | |
| JPS62169358A (ja) | 半導体集積回路装置の製法 | |
| JPH02144924A (ja) | 縦型バイポーラトランジスタ | |
| JPH0574790A (ja) | 半導体装置及びその製造方法 | |
| JPH0558256B2 (ja) | ||
| JPS6084873A (ja) | 半導体装置 | |
| JPH05144830A (ja) | 半導体装置 | |
| KR20000013565A (ko) | 반도체 소자 | |
| JPS5958863A (ja) | 横型トランジスタ | |
| JPS58210672A (ja) | 半導体装置 | |
| JPS61182253A (ja) | 半導体集積回路装置の製造方法 |