JPS60164814A - 異常入力検出装置 - Google Patents
異常入力検出装置Info
- Publication number
- JPS60164814A JPS60164814A JP59020054A JP2005484A JPS60164814A JP S60164814 A JPS60164814 A JP S60164814A JP 59020054 A JP59020054 A JP 59020054A JP 2005484 A JP2005484 A JP 2005484A JP S60164814 A JPS60164814 A JP S60164814A
- Authority
- JP
- Japan
- Prior art keywords
- input
- input information
- input state
- contents
- abnormal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/058—Safety, monitoring
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/11—Plc I-O input output
- G05B2219/1159—Image table, memory
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/11—Plc I-O input output
- G05B2219/1181—Detection of I-O faults, shut down of I-O
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は近年、急速にあらゆる分野に適用されてきてい
るディジタルシーケンス制御装置に好適な異常入力検出
装置に関する。
るディジタルシーケンス制御装置に好適な異常入力検出
装置に関する。
ディジタルシーケンス制御装置の適用例として水力発電
所における自動制御装置を例にとると、そのシステム構
成は、入出力装置は一重であシながら、中央演算部（以
下、ＣＰＵ）は二重化構成のものが＃１とんどであ）、
発電所の運転指令・操作および機器の状態変化が入力装
置から入力され、二重化されたＣＰＵによシ演算され、
その結果が両系とも等しい場合のみ、出力装置よシ外部
へ出力される。この一連の動作がＣＰＵ内に記憶された
プログラムに従りて行表われ、機器を制御することにな
る。
所における自動制御装置を例にとると、そのシステム構
成は、入出力装置は一重であシながら、中央演算部（以
下、ＣＰＵ）は二重化構成のものが＃１とんどであ）、
発電所の運転指令・操作および機器の状態変化が入力装
置から入力され、二重化されたＣＰＵによシ演算され、
その結果が両系とも等しい場合のみ、出力装置よシ外部
へ出力される。この一連の動作がＣＰＵ内に記憶された
プログラムに従りて行表われ、機器を制御することにな
る。
このようなディジタルシーケンス制御装置において、例
えば入力装置への入力情報が瞬時的に変化した場合、デ
ィジタルシーケンス制御装置のハードウェアの処理の面
からその入力変化の時間巾によシ次の３つのケースが起
シ得る。１っはＣＰＵ両系とも入力系変化を感知できた
ケース、もう１つはＣＰＵ両系とも入力変化を感知でき
なかったケース、そして最後に片系は感知したが他の片
系が感知できなかったケースである。前者の２つのケー
スは直ちにシステムの異常に発展することはないが、最
後の片系のみ感知した場合、その系のＣＰＵはその入力
情報変化に従ってプログラムが動作し、その系の出力を
変化することになる。ところが、感知できなかった系は
その系の出力変化は行なわないため、その結果、両系の
出力は不一致となシ、出力装置から外部への出力処理は
行なうことができず、システムの異常に発展することに
なる。
えば入力装置への入力情報が瞬時的に変化した場合、デ
ィジタルシーケンス制御装置のハードウェアの処理の面
からその入力変化の時間巾によシ次の３つのケースが起
シ得る。１っはＣＰＵ両系とも入力系変化を感知できた
ケース、もう１つはＣＰＵ両系とも入力変化を感知でき
なかったケース、そして最後に片系は感知したが他の片
系が感知できなかったケースである。前者の２つのケー
スは直ちにシステムの異常に発展することはないが、最
後の片系のみ感知した場合、その系のＣＰＵはその入力
情報変化に従ってプログラムが動作し、その系の出力を
変化することになる。ところが、感知できなかった系は
その系の出力変化は行なわないため、その結果、両系の
出力は不一致となシ、出力装置から外部への出力処理は
行なうことができず、システムの異常に発展することに
なる。
本発明は、通常発生し得ない入力情報を検出し、その発
生源を見極め、システム異常の早期解決を可能とする異
常入力検出装置を提供することを目的とする。
生源を見極め、システム異常の早期解決を可能とする異
常入力検出装置を提供することを目的とする。
〔発明の概要〕
本発明は入力装置からの全ての入力情報について、現在
の入力状態、１スキヤン前の入力状態、２スキヤン前の
入力状態の３時点について記憶し、入力情報に通常発生
し得々い時間巾での瞬時変化が発生した場合、前記３時
点の入力状態の組合せをチェックすることによシ、どの
入力点に異常入力が発生したかを短時間のうちに検出で
きるようにしたことを主な特徴としている。
の入力状態、１スキヤン前の入力状態、２スキヤン前の
入力状態の３時点について記憶し、入力情報に通常発生
し得々い時間巾での瞬時変化が発生した場合、前記３時
点の入力状態の組合せをチェックすることによシ、どの
入力点に異常入力が発生したかを短時間のうちに検出で
きるようにしたことを主な特徴としている。
以下、本発明を図面に示す実施例によシ説明する。
第１図は本発明の異常入力検出装置の構成図である。図
において、１は外部の入力情報発生源で、入力情報１１
〜１ｎは入力処理部２によ多入力状態記憶部３の現在入
力状態記憶部３ｃへと記憶される。そして次のスキャン
で、現在入力状態記憶部３Ｃの内容は、１スキャン前入
力状態記憶部３ｂへ移動し、現在入力状態記憶部３ｃへ
は新た外現在の入力状態が記憶される。さらに次のスキ
ャンにおいては、１スキャン前入力状態記憶部３ｂの内
容は、２スキャン前入力状態記憶部３＆へ移され、現在
入力状態記憶部３ｃの内容は１スキャン前入力状態記憶
部３ｂへ移さ八、現在入力状態記憶部３Ｃへは最新の現
在入力□状態が記憶される。
において、１は外部の入力情報発生源で、入力情報１１
〜１ｎは入力処理部２によ多入力状態記憶部３の現在入
力状態記憶部３ｃへと記憶される。そして次のスキャン
で、現在入力状態記憶部３Ｃの内容は、１スキャン前入
力状態記憶部３ｂへ移動し、現在入力状態記憶部３ｃへ
は新た外現在の入力状態が記憶される。さらに次のスキ
ャンにおいては、１スキャン前入力状態記憶部３ｂの内
容は、２スキャン前入力状態記憶部３＆へ移され、現在
入力状態記憶部３ｃの内容は１スキャン前入力状態記憶
部３ｂへ移さ八、現在入力状態記憶部３Ｃへは最新の現
在入力□状態が記憶される。
このようにして、スキャン毎に次々に、３個の入力状態
記憶部の内容は更新され藩から記憶されることになる。
記憶部の内容は更新され藩から記憶されることになる。
□
異誉入力判別部４は上記３′個め□入力状態記憶内容を
常時監視し、３個の記憶内容の組合せが通常の入力状態
変化では発生しない雇合せとなった時に、異常入力点表
示部５へ異常大力が発生した入力点を表示する指令を出
力する。
常時監視し、３個の記憶内容の組合せが通常の入力状態
変化では発生しない雇合せとなった時に、異常入力点表
示部５へ異常大力が発生した入力点を表示する指令を出
力する。
第２図−入力情報変化のタイムチャートの例である。デ
ィジタルシーケンス制御装置はそのハードウェア処理上
スキャンタイムというものが６Ｄ、図中のＴがそれに当
る。Ｔ１〜Ｔ９は入力情報を読み込むタイミングを示す
。
ィジタルシーケンス制御装置はそのハードウェア処理上
スキャンタイムというものが６Ｄ、図中のＴがそれに当
る。Ｔ１〜Ｔ９は入力情報を読み込むタイミングを示す
。
例えば、入力情報１１はＴ１とＴ２の間で０′″から′
１″に変化しているが、制御装置が′１″と判断するの
はＴ２の時点である。□このことから考′えると、１ｎ
の入力情報はＴ５とＴ６の間で、′０＃から１″へ、さ
らに′”１″′から０”へ（５） 変化しているため、制御装置は′１＃を読み取ることが
できない。このため、通常ディジタルシーケンス制御装
置を使用する場合、入力変化は最低スキャンタイムの２
倍以上の“ｌ ＃ 、 ｆｆ’ ０ ＃変化が発生する
ように外部の入力情報発生源は考慮されている。 ゛
□ しかし、入力情報発生源の機器に不具合が起シ、入力情
報の変化中が短くなることが予想きれる。
１″に変化しているが、制御装置が′１″と判断するの
はＴ２の時点である。□このことから考′えると、１ｎ
の入力情報はＴ５とＴ６の間で、′０＃から１″へ、さ
らに′”１″′から０”へ（５） 変化しているため、制御装置は′１＃を読み取ることが
できない。このため、通常ディジタルシーケンス制御装
置を使用する場合、入力変化は最低スキャンタイムの２
倍以上の“ｌ ＃ 、 ｆｆ’ ０ ＃変化が発生する
ように外部の入力情報発生源は考慮されている。 ゛
□ しかし、入力情報発生源の機器に不具合が起シ、入力情
報の変化中が短くなることが予想きれる。
この場合、□第２図中の入力情報１ｎの入力変化の場合
は、制御装置として何ら変化することはないが、入力情
報１２の変化のように′″１１＃、″′θ″のｉ化が読
み込みタイミングに１度重った場合は、制御装置へ変化
を与えることになる。そして、その制御装置が２重化構
成されたものである場合、片系のＣＰＵでは入力が変化
したと判断し。他め片系では入力変化を感知しない場合
が生じ、その結果、制御装置出力は両系ＣＰＵ演算結果
不一致のため出力されず、システム異常となる。 ：そ
こで、本実施例ではこのような入力情報の異常を早期に
検出し、システム異常への発展を未然（６） に防止するため、入力状態記憶部３の中の３個の記憶部
３ａ、３ｂ、３ｃの内容を異常入力判別部４で常時監視
している。
は、制御装置として何ら変化することはないが、入力情
報１２の変化のように′″１１＃、″′θ″のｉ化が読
み込みタイミングに１度重った場合は、制御装置へ変化
を与えることになる。そして、その制御装置が２重化構
成されたものである場合、片系のＣＰＵでは入力が変化
したと判断し。他め片系では入力変化を感知しない場合
が生じ、その結果、制御装置出力は両系ＣＰＵ演算結果
不一致のため出力されず、システム異常となる。 ：そ
こで、本実施例ではこのような入力情報の異常を早期に
検出し、システム異常への発展を未然（６） に防止するため、入力状態記憶部３の中の３個の記憶部
３ａ、３ｂ、３ｃの内容を異常入力判別部４で常時監視
している。
第３図はこのときの入力情報が取シ得る状態遷移即ち記
憶部３ａ 、３ｂ 、３ｃに生じ得る内容の組合せ状態
を示したもので、組合せＡ１〜６は状態が２スキヤン以
上連続しているため、異常入力判別部４はこのときの入
力情報を正常と判断する。
憶部３ａ 、３ｂ 、３ｃに生じ得る内容の組合せ状態
を示したもので、組合せＡ１〜６は状態が２スキヤン以
上連続しているため、異常入力判別部４はこのときの入
力情報を正常と判断する。
しかし、組合せＡ７．８は状態が１スキヤンしか続かな
いため、異常入力判別部４はこのときの入力情報を入力
異常と判断する。
いため、異常入力判別部４はこのときの入力情報を入力
異常と判断する。
このようにして入力情報の異常を検出し、このときの入
力情報を無効とする等の措置を講することによシ、後の
処理で発生するおそれのあるトラブルを未然に防止し、
システム異常への進展を防止することができる。
力情報を無効とする等の措置を講することによシ、後の
処理で発生するおそれのあるトラブルを未然に防止し、
システム異常への進展を防止することができる。
以上のように本発明によれば、瞬間的操作等の異常操作
あるいは機器の接触不良等の不具合によ多発生する入力
情報の異常を確実に検出すること（７） ができ、この結果、システム異常等のトラブルへの進展
を未然に防止することができるようになる。
あるいは機器の接触不良等の不具合によ多発生する入力
情報の異常を確実に検出すること（７） ができ、この結果、システム異常等のトラブルへの進展
を未然に防止することができるようになる。
第１図は本発明の一実施例に係る異常入力検出装置の構
成図、第２図は各入力情報タイムチャート、第３図は入
力情報記憶部の内容の組合せ状態説明図である。 １・・・入力情報発生元、２・・・入力処理部、３・・
・入力状態記憶部、３ａ・・・２スキヤン前入力状態記
憶部、３ｂ・・・１スキャン前入力状態記憶部、３ｃ・
・・現在入力状態記憶部、４・・・異常入力判別部、５
・・・異常入力点表示部。 （７３１７）代理人 弁理士 則 近 憲 佑（ｔｌか
１名） （８） 第３図
成図、第２図は各入力情報タイムチャート、第３図は入
力情報記憶部の内容の組合せ状態説明図である。 １・・・入力情報発生元、２・・・入力処理部、３・・
・入力状態記憶部、３ａ・・・２スキヤン前入力状態記
憶部、３ｂ・・・１スキャン前入力状態記憶部、３ｃ・
・・現在入力状態記憶部、４・・・異常入力判別部、５
・・・異常入力点表示部。 （７３１７）代理人 弁理士 則 近 憲 佑（ｔｌか
１名） （８） 第３図
Claims (1)
- 外部からの入力情報をハードウェア処理上における１周
期毎に次のステップに入力情報を送る入力処理部と、こ
の入力処理部よシ送られた入力情報を少なくとも現在の
入力状態、１スキヤン前の入力状態、２スキヤン前の入
力状態の３周期にわたってそれぞれ記憶する３個の入力
状態記憶部と、前記３個の入力状態記憶部の内容を常に
監視し、異常を検出する異常入力判別部とを備え、外部
からの入力情報に異常が発生した際は前記３個の入力状
態記憶部の内容の相関関係が変化することを利用して異
常を早期に発見することを特徴とした異常入力検出装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59020054A JPS60164814A (ja) | 1984-02-08 | 1984-02-08 | 異常入力検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59020054A JPS60164814A (ja) | 1984-02-08 | 1984-02-08 | 異常入力検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60164814A true JPS60164814A (ja) | 1985-08-27 |
Family
ID=12016353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59020054A Pending JPS60164814A (ja) | 1984-02-08 | 1984-02-08 | 異常入力検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60164814A (ja) |
-
1984
- 1984-02-08 JP JP59020054A patent/JPS60164814A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05298134A (ja) | コンピュータシステムにおける処理誤りの処理機構及び方法 | |
| JPS60164814A (ja) | 異常入力検出装置 | |
| JPS62106552A (ja) | ル−プ検出装置 | |
| JPS61169036A (ja) | システム監視装置 | |
| JPS5942340B2 (ja) | 故障検出装置 | |
| JPS6218060B2 (ja) | ||
| JPS58144901A (ja) | シ−ケンス制御装置 | |
| JPH0395636A (ja) | フェイルセーフ回路の診断方式 | |
| JPS5827538B2 (ja) | 相互監視方式 | |
| JPS5983438A (ja) | プログラム異常検出方式 | |
| JPH0325534A (ja) | 複合系計算機システムのプログラム異常処理方式 | |
| JPS6155748A (ja) | 電子計算機システム | |
| JP2518652B2 (ja) | 多重系バス同期システムの割込み診断装置 | |
| JPS61101844A (ja) | 障害処理方式 | |
| JPH04167046A (ja) | 記憶装置の動作監視装置 | |
| JPS58221533A (ja) | 遠方監視制御方式 | |
| JPS58154053A (ja) | プログラム暴走検出装置 | |
| JPH02130646A (ja) | Ｃｐｕの異常検出方式 | |
| JPS61278953A (ja) | Ｒａｍのエラ−チエツク方法 | |
| JPH0296840A (ja) | 中央処理装置の暴走防止回路 | |
| JPS5916302B2 (ja) | チエツク装置 | |
| JPH053016B2 (ja) | ||
| JPS6118012A (ja) | 運転条件監視制御装置 | |
| JPS5827559B2 (ja) | コウツウシンゴウセイギヨソウチノ イジヨウカンシカイロ | |
| JPH01199242A (ja) | マイクロコンピュータ系の異常検出装置 |