JPS6016136B2 - 電圧・電流発生装置 - Google Patents
電圧・電流発生装置Info
- Publication number
- JPS6016136B2 JPS6016136B2 JP3793479A JP3793479A JPS6016136B2 JP S6016136 B2 JPS6016136 B2 JP S6016136B2 JP 3793479 A JP3793479 A JP 3793479A JP 3793479 A JP3793479 A JP 3793479A JP S6016136 B2 JPS6016136 B2 JP S6016136B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- processor
- converter
- digital
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
- H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
- H03M1/0658—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by calculating a running average of a number of subsequent samples
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
- H03M1/1019—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error by storing a corrected or correction value in a digital look-up table
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
本発明は、プロセッサを使用して設定値に応じた電圧又
は電流を発生させる電圧・電流発生装置に関するもので
ある。
は電流を発生させる電圧・電流発生装置に関するもので
ある。
プロセッサを使用した電圧又は電流を発生させる装置に
おいては、プロセッサの出力であるディジタル信号をデ
ィジタル・ァナ。
おいては、プロセッサの出力であるディジタル信号をデ
ィジタル・ァナ。
グ変換器（以下、Ｄ／Ａ変換器という）を用いてアナロ
グ化し、このアナログ信号を出力として取出すようにし
ているが、この０／Ａ変換器を校正する為にＤ／Ａ変換
器の出力をアナログ・ディジタル変換器（以下、Ａ／Ｄ
変換器という）でディジタル信号に変換し、そのディジ
タル信号をプロセッサに読込ませ、その値に基づき演算
を行って○ノＡ変換器のゲインを求めるようにしたもの
がある。このような構成の電圧・電流発生装置において
は、Ｄ／Ａ変換器の校正手段を内蔵しているためにＤ／
Ａ変換器としては安価なものでもよいという利点はある
が、校正の為に用いられるＡ／Ｄ変換器の変換出力等に
ふらつきが出ると、何んらかの手段を施さないとそのふ
らつきが出力に影響をおよぼす。本発明はこの点にかん
がみてなされたもので、プロセッサで極めて簡単な演算
を施すことにより、Ａ／Ｄ変換器の変換出力のふらつき
等によって出力伝圧或いは電流が変動しないようにした
ものである。
グ化し、このアナログ信号を出力として取出すようにし
ているが、この０／Ａ変換器を校正する為にＤ／Ａ変換
器の出力をアナログ・ディジタル変換器（以下、Ａ／Ｄ
変換器という）でディジタル信号に変換し、そのディジ
タル信号をプロセッサに読込ませ、その値に基づき演算
を行って○ノＡ変換器のゲインを求めるようにしたもの
がある。このような構成の電圧・電流発生装置において
は、Ｄ／Ａ変換器の校正手段を内蔵しているためにＤ／
Ａ変換器としては安価なものでもよいという利点はある
が、校正の為に用いられるＡ／Ｄ変換器の変換出力等に
ふらつきが出ると、何んらかの手段を施さないとそのふ
らつきが出力に影響をおよぼす。本発明はこの点にかん
がみてなされたもので、プロセッサで極めて簡単な演算
を施すことにより、Ａ／Ｄ変換器の変換出力のふらつき
等によって出力伝圧或いは電流が変動しないようにした
ものである。
第１図は本発明の電圧・電流発生装置の一実施例を示す
ブロック図である。
ブロック図である。
図において、１０は演算機能を有するプロセッサ（マイ
クロ・プロセッサ）、２０は設定値を設定するためのダ
イアル、３０は例えばＬＥＤなどを用いて構成した表示
部、４０はＤ／Ａ変換器、５０はスイッチ５１とホール
ド用コンデンサ５２及びバッファ・アンプ５３よりなる
サンプルホールド回路、６０はサンプルホールド回路５
０の出力を取出す出力端子、７川ま基準電圧Ｖｒを出力
する基準電圧源７１と比較器７２及び前記プロセッサ１
０とにより構成されるアナログ・ディジタル変換器（Ａ
／Ｄ変換器）である。サンプルホールド回路５０におけ
るスイッチ５１は一定の周期でオンとオフを繰返してオ
ンの期間にＤ／Ａ変換器４０の出力をサンプルし、オフ
の期間これをホールドする。このような構成からなる電
圧・電流発生装置において、その動作を説明すると次の
如くなる。設定ダィアル２０の設定操作によって得た設
定値はプロセッサ１０１こ読込まれ、プロセッサ１０の
出力端１１にはその設定値に応じたディジタル信号が生
じる。このディジタル信号はＤ／Ａ変換器４０によりア
ナログ信号に変換される。Ｄ／Ａ変換器４０のアナログ
出力はＡ／Ｄ変換器を構成する比較器７２において基準
電圧Ｖｒと比較され〜比較器７２はその大小により２値
信号を出力する。プロセッサ１０はスイッチ５１がオフ
期間、比較器７２ほ出力を謙込み、Ａ／○変換器の出力
が基準電圧Ｖｒに等しくなるようにディジタル信号に合
わせる。このディジタル信号はプロセッサ１０の出力端
１１よりＶＤとして取出され、ディジタル・アナログ変
換器Ｄ／Ａによりアナログ信号に変換される。設定ダィ
ァル２０で設定した設定値は表示値ＤＩで表示され、又
、Ｄ／Ａ変換器４０より得られるアナログ信号はサンプ
ルホールド用スイッチ５１のオンの期間サンプルされた
のちコンデンサ５２でホールドされ、バッファ・アンプ
５３を介して出力６０より取出される。Ｄ／Ａ変換器の
アナログ出力と基準電圧Ｖｒとが一致したときにおける
プロセッサ１川き出力端１１より得られるデデイジタル
値をＶ。とすると、Ｖｒが一定値であることから上記の
値ＶｏはＤ／Ａ変換器４０のゲインとみなすことができ
、このＶｏとＶｒを用いることにより、Ｄ／Ａ変換器４
０のゲインを校正することができる（この校正について
は、本出願人によって別途出願済みである）。ところで
、前記した如く、この校正に用いられるＡ／Ｄ変換器（
基準電源７１及び比較器７２及びプロセッサ１０）の変
換精度にフラッキが生じたり、或いはこのＡ／Ｄ変換器
の実回路においてはスイッチ等が挿入されているが、こ
のスイッチ等の接触にフラッキが生じたりすると、出力
端６０より得られる出力電圧（又は電流）Ｖｘにフラッ
キが生じる。
クロ・プロセッサ）、２０は設定値を設定するためのダ
イアル、３０は例えばＬＥＤなどを用いて構成した表示
部、４０はＤ／Ａ変換器、５０はスイッチ５１とホール
ド用コンデンサ５２及びバッファ・アンプ５３よりなる
サンプルホールド回路、６０はサンプルホールド回路５
０の出力を取出す出力端子、７川ま基準電圧Ｖｒを出力
する基準電圧源７１と比較器７２及び前記プロセッサ１
０とにより構成されるアナログ・ディジタル変換器（Ａ
／Ｄ変換器）である。サンプルホールド回路５０におけ
るスイッチ５１は一定の周期でオンとオフを繰返してオ
ンの期間にＤ／Ａ変換器４０の出力をサンプルし、オフ
の期間これをホールドする。このような構成からなる電
圧・電流発生装置において、その動作を説明すると次の
如くなる。設定ダィアル２０の設定操作によって得た設
定値はプロセッサ１０１こ読込まれ、プロセッサ１０の
出力端１１にはその設定値に応じたディジタル信号が生
じる。このディジタル信号はＤ／Ａ変換器４０によりア
ナログ信号に変換される。Ｄ／Ａ変換器４０のアナログ
出力はＡ／Ｄ変換器を構成する比較器７２において基準
電圧Ｖｒと比較され〜比較器７２はその大小により２値
信号を出力する。プロセッサ１０はスイッチ５１がオフ
期間、比較器７２ほ出力を謙込み、Ａ／○変換器の出力
が基準電圧Ｖｒに等しくなるようにディジタル信号に合
わせる。このディジタル信号はプロセッサ１０の出力端
１１よりＶＤとして取出され、ディジタル・アナログ変
換器Ｄ／Ａによりアナログ信号に変換される。設定ダィ
ァル２０で設定した設定値は表示値ＤＩで表示され、又
、Ｄ／Ａ変換器４０より得られるアナログ信号はサンプ
ルホールド用スイッチ５１のオンの期間サンプルされた
のちコンデンサ５２でホールドされ、バッファ・アンプ
５３を介して出力６０より取出される。Ｄ／Ａ変換器の
アナログ出力と基準電圧Ｖｒとが一致したときにおける
プロセッサ１川き出力端１１より得られるデデイジタル
値をＶ。とすると、Ｖｒが一定値であることから上記の
値ＶｏはＤ／Ａ変換器４０のゲインとみなすことができ
、このＶｏとＶｒを用いることにより、Ｄ／Ａ変換器４
０のゲインを校正することができる（この校正について
は、本出願人によって別途出願済みである）。ところで
、前記した如く、この校正に用いられるＡ／Ｄ変換器（
基準電源７１及び比較器７２及びプロセッサ１０）の変
換精度にフラッキが生じたり、或いはこのＡ／Ｄ変換器
の実回路においてはスイッチ等が挿入されているが、こ
のスイッチ等の接触にフラッキが生じたりすると、出力
端６０より得られる出力電圧（又は電流）Ｖｘにフラッ
キが生じる。
即ち、出力端６０よりＶｘのアナログ出力が得られたと
き、Ｄ／Ａ変換器４０の出力と基準電圧Ｖｒとが一致す
るまでの期間プロセッサ１０でカウントするカウント数
をＣｘとし、又、Ｃ，を基準電圧ｙｒに対応するプロセ
ッサ１ ０でのカウント数とすると、ＣｘはｃＸ；Ｖ洋
， 【１１ で表わされる。
き、Ｄ／Ａ変換器４０の出力と基準電圧Ｖｒとが一致す
るまでの期間プロセッサ１０でカウントするカウント数
をＣｘとし、又、Ｃ，を基準電圧ｙｒに対応するプロセ
ッサ１ ０でのカウント数とすると、ＣｘはｃＸ；Ｖ洋
， 【１１ で表わされる。
Ｖｒは基準電圧源７１より得られる基準電圧でその値は
一定であり、又、Ｖｘも一定（フラツキがない）とする
と、例えばＶｘ＝Ｖｒであったとすれば第２図のイに示
す如くＣ，がｌｄｉｇｉｔだけ変化すると、その変化に
応じてＣｘもｌｄｉｇｉｔだけ変化し、そのためＶｘも
ふらつく。そこで、本発明においては、プロセッサ１０
でカウントするカウント数にプロセッサ１０で演算を施
し、第【１）式で示すＣ，に代えて＆と・学もＸ
■ で表わされる〇ｅｘを用い、プロセッサ１０によるカウ
ント数にフィル夕をかけるようにしたものである。
一定であり、又、Ｖｘも一定（フラツキがない）とする
と、例えばＶｘ＝Ｖｒであったとすれば第２図のイに示
す如くＣ，がｌｄｉｇｉｔだけ変化すると、その変化に
応じてＣｘもｌｄｉｇｉｔだけ変化し、そのためＶｘも
ふらつく。そこで、本発明においては、プロセッサ１０
でカウントするカウント数にプロセッサ１０で演算を施
し、第【１）式で示すＣ，に代えて＆と・学もＸ
■ で表わされる〇ｅｘを用い、プロセッサ１０によるカウ
ント数にフィル夕をかけるようにしたものである。
第■式において、〇ｅｘは前回のプロセッサ１０での計
算値を表わすものである。このような〇ｅｘを用いた場
合、出力Ｖｘのときのプロセッサ１０でのカウント数Ｃ
ｘはｃＸ＝糟ｅＸ＝等・ＣＩ＋筆′ｅＸ 【３ｌと
なる。第潮式において、Ｃ，はプロセッサ１０でカウン
トする基準電圧Ｖｒに対応する今回のカウント数、又、
〇は前回のカウント数である。プロセッサ１０は出力機
１１より第【３１式で表わされるディジタル信号Ｃｘを
出力しへそのディジタル信号は○／Ａ変換器４０でアナ
ログ信号に変換されたのち、サンプルホールド回路５０
を介して出力端６０より敬出される。ここで、プロセッ
サ１０で第【３１式に示す演算を行なわせるようにした
本考案の装置においては、Ｖｘ＝Ｖｒのとき、Ｃ，が例
えばｌｄｉｇｔ変化しても、変化時における出力電圧Ｖ
ｘは１／４しか変化せず、残りの３／４は指数互数的に
時間の経過と共に増加し、結局全体としてある時間だけ
遅れて”１″だけ変化することになる。
算値を表わすものである。このような〇ｅｘを用いた場
合、出力Ｖｘのときのプロセッサ１０でのカウント数Ｃ
ｘはｃＸ＝糟ｅＸ＝等・ＣＩ＋筆′ｅＸ 【３ｌと
なる。第潮式において、Ｃ，はプロセッサ１０でカウン
トする基準電圧Ｖｒに対応する今回のカウント数、又、
〇は前回のカウント数である。プロセッサ１０は出力機
１１より第【３１式で表わされるディジタル信号Ｃｘを
出力しへそのディジタル信号は○／Ａ変換器４０でアナ
ログ信号に変換されたのち、サンプルホールド回路５０
を介して出力端６０より敬出される。ここで、プロセッ
サ１０で第【３１式に示す演算を行なわせるようにした
本考案の装置においては、Ｖｘ＝Ｖｒのとき、Ｃ，が例
えばｌｄｉｇｔ変化しても、変化時における出力電圧Ｖ
ｘは１／４しか変化せず、残りの３／４は指数互数的に
時間の経過と共に増加し、結局全体としてある時間だけ
遅れて”１″だけ変化することになる。
このように本発明の装置においては、指数函数を導入し
、Ａ／Ｄ変換器のカウント数にフィルムをかけるように
構成したので、第２図の口に示す如くＣ，の小さい変動
（周期の遠い変動）は平均化され、Ｃ，が変化してもＣ
ｘの変動は少ない。又、第２図のハに示す如く、例えば
温度ドリフトのような場合に生じるＣ，の大きな変動（
周期の遅い変動）にはＶｘは追従して変化することにな
る。なお、本発明においてＣｘは■式に限定するもので
はなく、ｎを２，３，４，・…・・とした場合にＣｘは
下式であればよい。
、Ａ／Ｄ変換器のカウント数にフィルムをかけるように
構成したので、第２図の口に示す如くＣ，の小さい変動
（周期の遠い変動）は平均化され、Ｃ，が変化してもＣ
ｘの変動は少ない。又、第２図のハに示す如く、例えば
温度ドリフトのような場合に生じるＣ，の大きな変動（
周期の遅い変動）にはＶｘは追従して変化することにな
る。なお、本発明においてＣｘは■式に限定するもので
はなく、ｎを２，３，４，・…・・とした場合にＣｘは
下式であればよい。
ｃＸ＝Ｃ．十（ｎ−ＵＣｅｘ
ｎ
以上説明した如く、本発明によればＡ／○変換器等のふ
らつきに起因する出力変動の少ない電圧・電流発生装置
を極めて簡単な構成によって実現できる。
らつきに起因する出力変動の少ない電圧・電流発生装置
を極めて簡単な構成によって実現できる。
第１図は本発明装置の実施例のブロック図、第２図は第
１図装置の動作を説明するための図である。 １０…プロセッサ、２０・・・設定ダイヤル、３０・・
・表示部、４０…ディジタル・アナログ変換器、５０・
・・サンプルホールド回路、６０・・・出力端子。 〆 ′ 図Ｘ Ｚ 図
１図装置の動作を説明するための図である。 １０…プロセッサ、２０・・・設定ダイヤル、３０・・
・表示部、４０…ディジタル・アナログ変換器、５０・
・・サンプルホールド回路、６０・・・出力端子。 〆 ′ 図Ｘ Ｚ 図
Claims (1)
- 【特許請求の範囲】 １ 設定器で設定した設定値が読込まれるプロセツサ、
このプロセツサのデイジタル出力Ｃｘをアナログ化する
デイジタル・アナログ変換器、このデイジタル・アナロ
グ変換器の出力を一定の周期でサンプリングしたのちホ
ールドし前後設定値に対応したアナログ電圧Ｖｘを出力
するサンプルホールド回路、基準電圧Ｖｒと前記デイジ
タル・アナログ変換器の出力を比較しその大小関係によ
り出力する二値進号を前記プロセツサに読込ませるアナ
ログ・デイジタル変換器を具備した装置にして、前記サ
ンプルホールド回路の各ホールド動作時において前記デ
イジタル・アイログ変換器の出力と基準電圧Ｖｒとを比
較し一致したときの今回のプロセツサのデイジタル出力
をＣＩ．前回のプロセツサでの計算値をＣ′ｅｘとした
場合、前記プロセツサにおけるデイジタル出力Ｃｘをこ
のプロセツサにより下式に基づいて演算することにより
、前記デイジタル出力Ｃｘにフイルターをかけるように
したことを特徴とする電圧・電流発生装置。 記Ｃｘ＝（Ｖｘ／Ｖｒ）・｛Ｃ１＋（ｎ−１）Ｃ′ｅｘ
｝／ｎ但し、ｎ＝２，３，４，……
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3793479A JPS6016136B2 (ja) | 1979-03-29 | 1979-03-29 | 電圧・電流発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3793479A JPS6016136B2 (ja) | 1979-03-29 | 1979-03-29 | 電圧・電流発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55130231A JPS55130231A (en) | 1980-10-08 |
| JPS6016136B2 true JPS6016136B2 (ja) | 1985-04-24 |
Family
ID=12511379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3793479A Expired JPS6016136B2 (ja) | 1979-03-29 | 1979-03-29 | 電圧・電流発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6016136B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59146219A (ja) * | 1983-02-09 | 1984-08-22 | Rohm Co Ltd | Ｄ／ａコンバ−タの測定方式 |
-
1979
- 1979-03-29 JP JP3793479A patent/JPS6016136B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55130231A (en) | 1980-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6016136B2 (ja) | 電圧・電流発生装置 | |
| CN112104373A (zh) | 一种电流频率转换电路及方法 | |
| JPS55112546A (en) | Atomic extinction analysis meter | |
| JPH04370769A (ja) | Ａ／ｄ変換器を用いた電圧・電流信号の補正方法 | |
| JP3765915B2 (ja) | 増幅器の温度零点補正装置 | |
| JP3085496B2 (ja) | サンプリング式測定装置 | |
| SU1129669A1 (ru) | Устройство дл измерени давлени в кинескопе | |
| JPS60210773A (ja) | 積算電力計 | |
| JP4071665B2 (ja) | 積分時間一定化ａ／ｄ変換器 | |
| JPS6068725A (ja) | Ａ−ｄ変換装置 | |
| JPS6117300B2 (ja) | ||
| SU1758568A1 (ru) | Устройство дл измерени среднеквадратического значени напр жени | |
| JPS5948429B2 (ja) | 演算回路 | |
| JP2552827B2 (ja) | 階段状デ−タの出力補正装置 | |
| JP3773021B2 (ja) | データロガー装置 | |
| SU1541519A1 (ru) | Устройство дл коррекции тока смещени электрометрического преобразовател зар да | |
| JPH0514201A (ja) | Ａ／ｄ変換装置 | |
| JP2001133488A (ja) | 交流電圧測定装置及び方法 | |
| JPH09159445A (ja) | 気圧高度計 | |
| SU552694A1 (ru) | Преобразователь аналовоггового сигнала во временной интервал | |
| SU538486A1 (ru) | Врем -импульсный преобразователь дл резистивных датчиков | |
| JP3238867B2 (ja) | 電池電圧測定方法および装置 | |
| SU748254A1 (ru) | Преобразователь приращени сопротивлени в частоту | |
| SU789823A1 (ru) | Измеритель отношени двух переменных напр жений | |
| JPH063465B2 (ja) | 信号処理装置 |