JP4071665B2 - 積分時間一定化a/d変換器 - Google Patents
積分時間一定化a/d変換器 Download PDFInfo
- Publication number
- JP4071665B2 JP4071665B2 JP2003107223A JP2003107223A JP4071665B2 JP 4071665 B2 JP4071665 B2 JP 4071665B2 JP 2003107223 A JP2003107223 A JP 2003107223A JP 2003107223 A JP2003107223 A JP 2003107223A JP 4071665 B2 JP4071665 B2 JP 4071665B2
- Authority
- JP
- Japan
- Prior art keywords
- time
- voltage
- integration
- input
- integrator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【発明の属する技術分野】
本発明は、積分時間を一定化しながらアナログ/デジタル変換処理をする積分時間一定化A/D変換器に関する。
【0002】
【従来の技術】
従来、秤その他の計測器に内蔵する二重積分型A/D変換器は、この一部として構成する二重積分器にセンサから出力した検出電圧を入力し積分すると、図6(a)の検出電圧の大きさが小さいときの二重積分器出力の波形図、図6(b)の検出電圧の大きさが中ぐらいのときの二重積分器出力の波形図、図6(c)の検出電圧の大きさが大きいときの二重積分器出力の波形図に示すような出力電圧VOUTが二重積分器から出力するというものであった。すなわち、二重積分型A/D変換器は、積分基準電圧VCOMからの波形の立上り勾配時間THについては予め決められているので常に一定であるが、立下り勾配時間TLについては検出電圧の大きさに比例して変化するために、二重積分器から出力電圧VOUTを出力する際の積分時間Tmが検出電圧の大きさに従って変化するというものであった。
【0003】
例えば、特許文献1に見られるような二重積分型A/D変換器は、上記のように、検出電圧の大きさに比例して積分時間の立下り勾配時間(第2積分ステージTm)が変化するものである。
【0004】
【特許文献1】
特開平6−224766号公報
【0005】
【発明が解決しようとする課題】
しかしながら、上述した二重積分型A/D変換器は、重心動揺計その他の連続して等間隔の時系列データを取得する装置に利用する場合には、検出電圧の大きさに比例して積分時間の立下り勾配時間が変化するために、取得するデータ数が増減し、検出電圧の大きさに応じて結果の信頼度合いが異なるという問題があった。
【0006】
そこで、本発明は、上記のような従来の問題点を解決することを目的とするもので、積分時間を一定化しながらアナログ/デジタル変換処理をする積分時間一定化A/D変換器を提供することを課題とする。
【0007】
【課題を解決するための手段】
上記課題を達成するために、本発明の積分時間一定化A/D変換器は、異なる2段階の入力調整電圧を切替出力する入力調整電圧切替器と、前記入力調整電圧切替器で切替出力した異なる2段階の入力調整電圧と測定対象の状態を検出変換した検出電圧とを入力し積分電圧を出力する積分器と、前記積分器で出力した積分電圧を入力し比較基準電圧と比較して高低の一定電圧を出力する比較器と、前記比較器で出力した高低の一定電圧の変化に基因して、前記積分器で出力した積分電圧における立上り勾配時間と立下り勾配時間とから成る積分時間を計測する計時部と、前記積分器に入力調整電圧と検出電圧とを入力した際の今回周期の積分時間における立上り勾配時間と、前記計時部で計測した今回周期の積分時間と、前記積分器から一周期における積分電圧を出力する際の積分時間として予め決めてある目標積分時間とに基づいて、前記積分器に入力調整電圧と検出電圧とを入力する際の次回周期の積分時間における立上り勾配時間を演算すると共に、今回周期の積分時間における立上り勾配時間と今回周期の積分時間における立下り勾配時間とを変数とする演算式を用いて検出電圧の値を演算する演算部と、前記演算部で演算した次回周期の積分時間における立上り勾配時間に基づいて、前記入力調整電圧切替器に対して異なる2段階の入力調整電圧の切替制御をする制御部とを備えることを特徴とする。
【0008】
また、異なる2段階の入力調整電圧を切替出力する入力調整電圧切替器と、前記入力調整電圧切替器で切替出力した異なる2段階の入力調整電圧と測定対象の状態を検出変換した検出電圧とを入力し積分電圧を出力する積分器と、前記積分器で出力した積分電圧を入力し比較基準電圧と比較して高低の一定電圧を出力する比較器と、前記比較器で出力した高低の一定電圧の変化に基因して、前記積分器で出力した積分電圧における立上り勾配時間と立下り勾配時間とから成る積分時間を計測する計時部と、前記積分器に入力調整電圧と検出電圧とを入力した際の今回周期前半の積分時間における立上り勾配時間と、前記計時部で計測した今回周期前半の積分時間と、前記積分器から一周期における積分電圧を出力する際の積分時間として予め決めてある目標積分時間とに基づいて、前記積分器に入力調整電圧と検出電圧とを入力する際の今回周期後半の積分時間における立上り勾配時間及び前記積分器に入力調整電圧と検出電圧とを入力する際の次回周期前半の積分時間における立上り勾配時間を演算すると共に、今回周期前半の積分時間における立上り勾配時間と今回周期後半の積分時間における立下り勾配時間、及び今回周期前半の積分時間における立下り勾配時間と今回周期後半の積分時間における立上り勾配時間を変数とする演算式を用いて検出電圧の値を演算する演算部と、前記演算部で演算した今回周期後半の積分時間における立上り勾配時間及び次回周期の積分時間における立上り勾配時間に基づいて、前記入力調整電圧切替器に対して前記異なる2段階の入力調整電圧の切替制御をする制御部とを備えることを特徴とする。
【0009】
また、前記積分器は、入・出力端子を有する積分用アンプと、前記積分用アンプの入・出力端子間に接続する積分用コンデンサと、前記積分用コンデンサが接続する前記積分用アンプの入力端子に接続し、前記入力調整電圧切替器で出力した入力調整電圧を積分するための第1の積分用抵抗及び前記測定対象の状態を検出変換した検出電圧を積分するための第2の積分用抵抗とから成ることを特徴とする。
【0010】
また、測定対象の状態を検出変換した検出電圧をサンプリングして一定に保持するサンプル・ホールド回路を更に備え、前記積分器は、前記サンプル・ホールド回路でサンプリングして一定に保持した検出電圧を入力することを特徴とする。
【0011】
【発明の実施の形態】
以下、本発明の実施の形態について図面を用いて説明する。
【0012】
第1に、一つの三角波形で一周期を成す積分電圧の積分時間を一定化しながらアナログ/デジタル変換処理をする態様(第1の実施の形態)について説明する。まず、第1の実施の形態に係わる積分時間一定化A/D変換器の構成について、図1のブロック図、図2(a)の積分器出力の波形図、図2(b)の入力調整電圧Vrに係わるタイミングチャート、図2(c)の比較器からの高低の一定電圧に係わるタイミングチャートを参照しながら詳述する。
【0013】
第1の実施の形態に係わる積分時間一定化A/D変換器は、大別すると、入力調整電圧切替器1、積分器2、比較器3、計時部4、演算部5及び制御部6から構成する。
【0014】
入力調整電圧切替器1は、制御部6からの制御信号に基づいて、異なる2段階の第1入力調整電圧VPPと第2入力調整電圧VEEとを切替えて入力調整電圧Vrとして出力する。なお、本実施形態においては、第1入力調整電圧VPPについてはVdd、第2入力調整電圧VEEについては0Vとし、センサへの入力電圧Vdd及び0Vと共用する。
【0015】
積分器2は、+(プラス)、−(マイナス)の2入力端子及び1出力端子を有する積分用アンプA2と、この積分用アンプA2の−入力端子と出力端子との間に接続する積分用コンデンサCfと、この積分用アンプA2の−入力端子と入力調整電圧切替器1との間に接続する第1の積分用抵抗Rrと、この積分用アンプA2の−入力端子と、測定対象の状態を検出したセンサからの検出電圧を増幅する増幅用アンプA1の出力との間に接続する第2の積分用抵抗Rxと、この積分用アンプA2の+入力端子に積分基準電圧VCOMを入力するラインとから成り、入力調整電圧切替器1で発生した異なる2段階の入力調整電圧VPP(=Vdd)及びVEE(=0V)と、測定対象の状態を検出変換した検出電圧(増幅用アンプA1で増幅した検出電圧)Vxとを入力して積分電圧Voutを出力する。なお、本実施形態においては、積分用アンプA2の+入力端子へ入力する積分基準電圧VCOMについてはVdd/2としている。
【0016】
比較器3は、+(プラス)、−(マイナス)の2入力端子及び1出力端子を有し、−入力端子には積分器2の出力ラインと接続し、+入力端子には比較基準電圧VEを入力し、積分器2から出力する積分電圧Voutを比較基準電圧VEと比較して高低の一定電圧を出力端子から出力する。
【0017】
計時部4は、マイコン7とタイマ8とから成り、比較器3から出力した高低の一定電圧の変化に基因して、図3(a)の検出電圧の大きさが小さいときの積分器出力の波形図、図3(b)の検出電圧の大きさが中ぐらいのときの積分器出力の波形図、図3(c)の検出電圧の大きさが大きいときの積分器出力の波形図に示すような勾配時間THと及びTLから成る積分時間Tmを計測する。
【0018】
演算部5は、マイコン7(計時部4と共用)から成り、第1入力調整電圧VPP(=Vdd)と検出電圧Vxとを積分器2に入力した際の今回周期の積分時間Tmtにおける立上り勾配時間THtと、計時部4で計測した今回周期の積分時間Tmtと、積分器2から一周期における積分電圧を出力する際の積分時間として予め決めてある目標積分時間TCとを、次の数1の式に代入して、第1入力調整電圧VPP(=Vdd)と検出電圧Vxとを積分器2に入力する際の次回周期の積分時間Tmnにおける立上り勾配時間THnを演算する。
【0019】
【数1】
【0020】
また、演算部5は、今回周期の積分時間Tmtにおける立上り勾配時間THtと今回周期の積分時間Tmtにおける立下り勾配時間TLtとを変数とする次の数2の式から導かれる検出電圧Vxの値を求める式(第1入力調整電圧VPPをVdd、第2入力調整電圧VEEを0V、積分基準電圧VCOMをVdd/2とする場合には、次の数3の式)にて検出電圧Vxの値を演算する。
【0021】
【数2】
【数3】
【0022】
制御部6は、マイコン7(計時部4と共用)から成り、今回周期の積分時間Tmtにおける立上り勾配時間THtや次回周期の積分時間Tmnにおける立上り勾配時間THnについて入力調整電圧切替器1に対して第1入力調整電圧VPP(=Vdd)に切替制御をし、今回周期の積分時間Tmtにおける立下り勾配時間TLtや次回周期の積分時間Tmnにおける立上り勾配時間TLnについて入力調整電圧切替器1に対して第2入力調整電圧VEE(=0V)に切替制御をする。
【0023】
次に、第1の実施の形態に係わる積分時間一定化A/D変換器の動作処理について詳述する。
【0024】
まず、センサ9では、測定対象の状態を検出変換し、増幅用アンプA1では、増幅した検出電圧Vxを出力する。また、制御部6では、計時部4で計測する積分時間を参照しながら入力調整電圧切替器1に対してマイコン7のPoutから制御信号を送って第1入力調整電圧VPP(=Vdd)側への切替制御を行い、入力調整電圧切替器1では、第1入力調整電圧VPP(=Vdd)を出力する。
【0025】
次いで、積分器2では、第2の積分用抵抗Rxを介して積分用アンプA2の−入力端子に検出電圧Vxを入力し、第1の積分用抵抗Rrを介して積分用アンプA2の−入力端子に第1入力調整電圧VPP(=Vdd)を入力し、積分用アンプA2の出力端子から立上り勾配波形aを成す1回目周期の積分電圧Voutを出力する。
【0026】
次いで、制御部6では、計時部4で計測する積分時間が1回目周期の積分時間における立上り勾配時間として予め決めている時間TH1について経過すると、入力調整電圧切替器1に対してマイコン7のPoutから制御信号を送って第2入力調整電圧VEE(=0V)への切替制御を行う。
【0027】
次いで、積分器2では、第2の積分用抵抗Rxを介して積分用アンプA2の−入力端子に検出電圧Vxを引き続き入力し、第1の積分用抵抗Rrを介して積分用アンプA2の−入力端子に第2入力調整電圧VEE(=0V)を入力し、積分用アンプA2の出力端子から立下り勾配波形bを成す1回目周期の積分電圧Voutを出力する。
【0028】
次いで、比較器3では、積分器2から−入力端子に入力した立下り勾配波形bを成す1回目周期の積分電圧Voutが+入力端子に入力した比較基準電圧VEに達すると出力端子から低(L)の一定電圧を出力する。また、これと共に、制御部6では、入力調整電圧切替器1に対してマイコン7のPoutから制御信号を送って第1入力調整電圧VPP(=Vdd)への切替制御を行う。
【0029】
次いで、演算部5では、1回目周期の積分時間における立上り勾配時間として予め決めている時間TH1と、立上り勾配波形aと立下り勾配波形bとにより一周期を成す1回目周期の積分電圧Voutを出力する間について計時部4で計測した1回目周期の積分時間Tm1と、積分器2から一周期における積分電圧を出力する際の積分時間として予め決めてある目標積分時間TCとを、上述した数1の式に代入して、積分器2に第1入力調整電圧VPP(=Vdd)と検出電圧Vxとを入力する際の次回(2回目)周期の積分時間Tmn(Tm2)における立上り勾配時間THn(TH2)を演算して出力する。なお、数1の式に代入する際、1回目周期の積分時間における立上り勾配時間として予め決めている時間TH1については立上り勾配時間THtに当てはめ、1回目周期の積分時間Tm1については積分時間Tmtに当てはめる。
【0030】
また、演算部5では、入力電圧Vddと、第1の積分用抵抗Rrと、第2の積分用抵抗Rxと、1回目周期の積分時間における立上り勾配時間として予め決めている時間TH1と、1回目周期の積分時間における立下り勾配時間TL1とを、上述した数3の式に代入して、検出電圧Vxの値を演算する。なお、数3の式に代入する際、1回目周期の積分時間における立上り勾配時間として予め決めている時間TH1については立下り勾配時間THtに当てはめ、1回目周期の積分時間における立下り勾配時間TL1については立下り勾配時間TLtに当てはめる。
【0031】
次いで、制御部6では、計時部4で計測する積分時間が2回目周期の積分時間における立上り勾配時間TH2に達するまで入力調整電圧切替器1に対してマイコン7のPoutから制御信号を送って第1入力調整電圧VPP(=Vdd)の切替状態の制御を維持する。また、比較器3では、制御部6において入力調整電圧切替器1に対して第1入力調整電圧VPP(=Vdd)を切替制御したことにより、積分器2から−入力端子に入力した立上勾配波形cを成す2回目周期の積分電圧Voutが+入力端子に入力した比較基準電圧VEをすぐに下回って、出力端子から高(H)の一定電圧を出力する。
【0032】
以降、積分器2による立上り勾配波形を成す積分電圧Voutの出力、制御部6による第2入力調整電圧VEE(=0V)への切替制御、積分器2による立下り勾配波形を成す積分電圧Voutの出力、比較器3による低(L)の一定電圧の出力、制御部6による第1入力調整電圧VPP(=Vdd)への切替制御といった処理を繰り返す。
【0033】
上述したように、第1の実施の形態における積分時間一定化A/D変換器は、演算部5により積分器2に第1入力調整電圧VPP(=Vdd)と検出電圧Vxとを入力する際の次回周期の積分時間Tmnにおける立上り勾配時間THnを演算し、入力調整電圧切替器1から第1入力調整電圧VPP(=Vdd)をこの立上り勾配時間THn出力するといった処理を繰り返す。これによると、今回取得した検出電圧と次回取得した検出電圧とがほぼ同じであれば、変換時間は、常にほぼ目標積分時間での処理となる。したがって、時間的な変化の遅い検出電圧を取得する場合(例えば、体重計、重心動揺計)には、ほぼ一定時間で変換したデータを出力することができる。
【0034】
第2に、第2の実施の形態として、二つの三角波形で一周期を成す積分電圧の積分時間を一定化しながらアナログ/デジタル変換処理をする態様(第2の実施の形態)について説明する。まず、第2の実施の形態に係わる積分時間一定化A/D変換器の構成について、図1のブロック図、図4(a)の積分器出力の波形図、図4(b)の入力調整電圧Vrに係わるタイミングチャート、図4(c)の比較器からの高低の一定電圧に係わるタイミングチャートを参照しながら詳述する。
【0035】
第2の実施の形態に係わる積分時間一定化A/D変換器は、大別すると、一部の機能を異にしながら第1の実施の形態と同様に、入力調整電圧切替器1、積分器2、比較器3、計時部4、演算部5及び制御部6から構成する。入力調整電圧切替器1、積分器2、比較器3及び計時部4については、第1の実施の形態と機能を同じにするので第2の実施の形態に係わる構成においての詳述を省略し、機能を異にする演算部5及び制御部6について詳述する。
【0036】
演算部5は、マイコン7(計時部4と共用)から成り、第1入力調整電圧VPP(=Vdd)と検出電圧Vxとを積分器2に入力した際の今回周期前半の積分時間Tmftにおける立上り勾配時間THftと、今回周期前半の積分時間Tmftにおける立下り勾配時間TLftと、積分器2から一周期における積分電圧を出力する際の積分時間として予め決めてある目標積分時間TCとを、次の数4の式に代入して、積分器2に第2入力調整電圧VEE(=0V)と検出電圧Vxとを入力する際の今回周期後半の積分時間Tmstにおける立上り勾配時間TLstを演算する。
【0037】
【数4】
【0038】
また、演算部5は、今回周期前半の積分時間Tmftにおける立上り勾配時間THftと、今回周期後半の積分時間Tmstにおける立下り勾配時間THstと、今回周期前半の積分時間Tmftにおける立下り勾配時間TLftと、今回周期後半の積分時間Tmstにおける立上り勾配時間TLstとを、次の数5の式に代入して、第1入力調整電圧VPPと検出電圧Vxとを積分器2に入力する際の次回周期前半の積分時間Tmfnにおける立上り勾配時間THfnを演算する。
【0039】
【数5】
【0040】
更に、演算部5は、今回周期前半の積分時間Tmftにおける立上り勾配時間THftと、今回周期後半の積分時間Tmstにおける立下り勾配時間THstと、今回周期前半の積分時間Tmftにおける立下り勾配時間TLftと、今回周期後半の積分時間Tmstにおける立上り勾配時間TLstとを変数とする次の数6の式から導かれる検出電圧Vxの値を求める式(第1入力調整電圧VPPをVdd、第2入力調整電圧VEEを0V、積分基準電圧VCOMをVdd/2とする場合には、次の数7の式)にて検出電圧Vxの値を演算する。
【0041】
【数6】
【数7】
【0042】
制御部6は、マイコン7(計時部4と共用)から成り、今回周期前半の積分時間Tmftにおける立上り勾配時間THftや今回周期後半の積分時間Tmstにおける立下り勾配時間THstや次回周期前半の積分時間Tmfnにおける立上り勾配時間THfnや次回周期後半の積分時間Tmsnにおける立下り勾配時間THsnについて入力調整電圧切替器1に対して第1入力調整電圧VPP(=Vdd)に切替制御をし、今回周期前半の積分時間Tmftにおける立下り勾配時間TLftや今回周期後半の積分時間Tmstにおける立上り勾配時間TLstや次回周期前半の積分時間Tmfnにおける立下り勾配時間TLfnや今回周期後半の積分時間Tmstにおける立上り勾配時間TLsnについて入力調整電圧切替器1に対して第2入力調整電圧VEE(=0V)に切替制御をする。
【0043】
次に、第2の実施の形態に係わる積分時間一定化A/D変換器の動作処理について詳述する。
【0044】
まず、センサ9では、測定対象の状態を検出変換し、増幅用アンプA1では、増幅した検出電圧Vxが出力する。また、制御部6では、計時部4で計測する積分時間を参照しながら入力調整電圧切替器1に対してマイコン7のPoutから制御信号を送って第1入力調整電圧VPP(=Vdd)側への切替制御を行い、入力調整電圧切替器1では、第1入力調整電圧VPP(=Vdd)を出力する。
【0045】
次いで、積分器2では、第2の積分用抵抗Rxを介して積分用アンプA2の−入力端子に検出電圧Vxを入力し、第1の積分用抵抗Rrを介して積分用アンプA2の−入力端子に第1入力調整電圧VPP(=Vdd)を入力し、積分用アンプA2の出力端子から立上り勾配波形afを成す1回目周期前半の積分電圧Voutを出力する。
【0046】
次いで、制御部6では、計時部4で計測する積分時間が1回目周期前半の積分時間における立上り勾配時間として予め決めている時間THf1について経過すると、入力調整電圧切替器1に対してマイコン7のPoutから制御信号を送って第2入力調整電圧VEE(=0V)への切替制御を行う。
【0047】
次いで、積分器2では、第2の積分用抵抗Rxを介して積分用アンプA2の−入力端子に検出電圧Vxを引き続き入力し、第1の積分用抵抗Rrを介して積分用アンプA2の−入力端子に第2入力調整電圧VEE(=0V)を入力し、積分用アンプA2の出力端子から立下り勾配波形bfを成す1回目周期後半の積分電圧Voutを出力する。
【0048】
次いで、比較器3では、積分器2から−入力端子に入力した立下り勾配波形bsを成す1回目周期前半の積分電圧Voutが+入力端子に入力した比較基準電圧VEに達する(上回る)と出力端子から低(L)の一定電圧を出力する。
【0049】
次いで、演算部5では、1回目周期前半の積分時間における立上り勾配時間THf1と、1回目周期前半の積分時間における立下り勾配時間TLf1と、積分器2から一周期における積分電圧を出力する際の積分時間として予め決めてある目標積分時間TCとを、上述した次の数4の式に代入して、積分器2に第2入力調整電圧VEE(=0V)と検出電圧Vxとを入力する際の今回(1回目)周期後半の積分時間Tmst(Tms1)における立上り勾配時間TLsn(TLs1)を演算する。なお、数4の式に代入する際、1回目周期前半の積分時間における立上り勾配時間THf1については立上り勾配時間THftに当てはめ、1回目周期前半の積分時間における立下り勾配時間TLf1については立下り勾配時間TLftに当てはめる。
【0050】
次いで、制御部6では、計時部4で計測する積分時間が1回目周期後半の積分時間における立上り勾配時間TLs1について経過すると、入力調整電圧切替器1に対してマイコン7のPoutから制御信号を送って第1入力調整電圧VPP(=Vdd)への切替制御を行う。
【0051】
次いで、比較器3では、積分器2から−入力端子に入力した立下り勾配波形bsを成す1回目周期後半の積分電圧Voutが比較基準電圧VEに達する(下回る)と出力端子から高(H)の一定電圧を出力する。
【0052】
次いで、演算部5では、1回目周期前半の積分時間における立上り勾配時間THf1と、1回目周期後半の積分時間Tmstにおける立下り勾配時間THs1と、1回目周期前半の積分時間における立下り勾配時間TLf1と、1回目周期後半の積分時間における立上り勾配時間TLs1とを、上述した次の数5の式に代入して、積分器2に第1入力調整電圧VPP(=Vdd)と検出電圧Vxとを入力する際の次回(2回目)周期前半の積分時間Tmfn(Tmf2)における立上り勾配時間THfn(Tmfn2)を演算する。なお、数5の式に代入する際、1回目周期前半の積分時間における立上り勾配時間THf1については立上り勾配時間THftに当てはめ、1回目周期後半の積分時間における立下り勾配時間THs1については立下り勾配時間TLstに当てはめ、1回目周期前半の積分時間における立下り勾配時間TLf1については立上り勾配時間TLftに当てはめ、1回目周期後半の積分時間における立上り勾配時間TLs1については立上り勾配時間TLstに当てはめる。
【0053】
また、演算部5では、入力電圧Vddと、第1の積分用抵抗Rrと、第2の積分用抵抗Rxと、1回目周期前半の積分時間における立上り勾配時間THf1と、1回目周期後半の積分時間における立下り勾配時間THs1と、1回目周期前半の積分時間における立下り勾配時間TLf1と、1回目周期後半の積分時間における立上り勾配時間TLs1とを、上述した次の数7の式に代入して、検出電圧Vxの値を演算する。なお、数7の式に代入する際、1回目周期前半の積分時間における立上り勾配時間THf1については立上り勾配時間THftに当てはめ、1回目周期後半の積分時間における立下り勾配時間THs1については立下り勾配時間TLstに当てはめ、1回目周期前半の積分時間における立下り勾配時間TLf1については立上り勾配時間TLftに当てはめ、1回目周期後半の積分時間における立上り勾配時間TLs1については立上り勾配時間TLstに当てはめる。
【0054】
次いで、制御部6では、計時部4で計測する積分時間が2回目周期前半の積分時間における立上り勾配時間THf2に達するまで入力調整電圧切替器1に対してマイコン7のPoutから制御信号を送って第1入力調整電圧VPP(=Vdd)の切替状態の制御を維持する。
【0055】
以降、積分器2による立上り勾配波形afを成す積分電圧Voutの出力、制御部6による第2入力調整電圧VEE(=0V)への切替制御、積分器2による立下り勾配波形bfを成す積分電圧Voutの出力、比較器3による低(L)の一定電圧の出力、積分器2による立上り勾配波形asを成す積分電圧Voutの出力、制御部6による第1入力調整電圧VPP(=Vdd)への切替制御、積分器2による立下り勾配波形bsを成す積分電圧Voutの出力、制御部6による第1入力調整電圧VPP(=Vdd)への切替制御といった処理を繰り返す。
【0056】
上述したように、第2の実施の形態における積分時間一定化A/D変換器は、演算部5により積分器2に第2入力調整電圧VEE(=0V)と検出電圧Vxとを入力する際の今回周期後半の積分時間Tmstにおける立上り勾配時間TLsnを演算し、入力調整電圧切替器1から第2入力調整電圧VEE(=0V)をこの立上り勾配時間TLsn出力し、また、演算部5により積分器2に第1入力調整電圧VPP(=Vdd)と検出電圧Vxとを入力する際の次回周期の積分時間Tmfnにおける立上り勾配時間THfnを演算し、入力調整電圧切替器1から第1入力調整電圧VPP(=Vdd)をこの立上り勾配時間THfn出力するといった処理を繰り返す。これによると、今回取得した検出電圧と次回取得した検出電圧とがほぼ同じであれば、変換時間は、検出電圧の取得初期から常にほぼ目標積分時間での処理となる。したがって、時間的な変化の遅い検出電圧を取得する場合(例えば、体重計、重心動揺計)には、検出電圧の取得初期からほぼ一定時間で変換したデータを出力することができる。
【0057】
なお、第2の実施の形態においては、積分基準電圧VCOM(=比較基準電圧VE)を基準に三角波形が交互に積分器2から出力するものであったが、第1の実施の形態の三角波形が片側に積分器2から出力するようにしても実施可能である。
【0058】
また、上述した第1及び第2の実施の形態においては、図5のブロック図に示すように、積分器2の第2の積分用抵抗Rxの前段に、測定対象の状態を検出変換した検出電圧をサンプリングして一定に保持するサンプル・ホールド回路10を設けて、積分器2にはサンプル・ホールド回路10でサンプリングして一定に保持した検出電圧を入力するようにしてもよい。これによると、積分器2で積分処理中に検出電圧の変化を起こさないのでより積分時間が一定となる。
【0059】
【発明の効果】
以上説明したように、本発明の積分時間一定化A/D変換器は、演算部により積分器に第1入力調整電圧VPPと検出電圧Vxとを入力する際の次回周期の積分時間Tmnにおける立上り勾配時間THnを演算し、入力調整電圧切替器から第1入力調整電圧VPPをこの立上り勾配時間THn出力するといった処理を繰り返し、ほぼ一定時間で変換したデータを出力することができる。よって、連続して等間隔の時系列データを取得する装置に利用する場合には、結果の信頼度合いが高まる。
【0060】
また、第2の実施の形態における積分時間一定化A/D変換器は、演算部5により積分器に第2入力調整電圧VEEと検出電圧Vxとを入力する際の今回周期後半の積分時間Tmstにおける立上り勾配時間TLsnを演算し、入力調整電圧切替器から第2入力調整電圧VEEをこの立上り勾配時間TLsn出力し、また、演算部5により積分器に第1入力調整電圧VPPと検出電圧Vxとを入力する際の次回周期の積分時間Tmfnにおける立上り勾配時間THfnを演算し、入力調整電圧切替器から第1入力調整電圧VPPをこの立上り勾配時間THfn出力するといった処理を繰り返し、検出電圧の取得初期からほぼ一定時間で変換したデータを出力することができる。よって、連続して等間隔の時系列データを取得する装置に利用する場合には、結果の信頼度合いが更に高まる。
【0061】
また、積分器が、積分用アンプ、積分用コンデンサ、入力調整電圧切替器で発生する入力調整電圧を積分するための第1の積分用抵抗、測定対象の状態を検出変換した検出電圧を積分するための第2の積分用抵抗だけから構成するので、簡単に製作することができて廉価である。
【0062】
また、積分器の第2の積分用抵抗Rxの前段に、測定対象の状態を検出変換した検出電圧をサンプリングして一定に保持するサンプル・ホールド回路を設けて、積分器にはサンプル・ホールド回路でサンプリングして一定に保持した検出電圧を入力するので、より積分時間が一定となり、連続して等間隔の時系列データを取得する装置に利用する場合には、結果の信頼度合いが更により高まる。
【図面の簡単な説明】
【図1】本発明に係わる積分時間一定化A/D変換器を示すブロック図である。
【図2】第1の実施の形態に係わる積分時間一定化A/D変換器の積分動作の関係を示し、(a)は積分器出力の波形図、(b)は入力調整電圧Vrに係わるタイミングチャート、(c)は比較器からの高低の一定電圧に係わるタイミングチャートである。
【図3】積分器出力の波形図を示し、(a)は検出電圧の大きさが小さいとき、(b)は検出電圧の大きさが中ぐらいのとき、(c)は検出電圧の大きさが大きいときである。
【図4】第2の実施の形態に係わる積分時間一定化A/D変換器の積分動作の関係を示し、(a)は積分器出力の波形図、(b)は入力調整電圧Vrに係わるタイミングチャート、(c)は比較器からの高低の一定電圧に係わるタイミングチャートである。
【図5】本発明に係わる別の積分時間一定化A/D変換器を示すブロック図である。
【図6】従来の二重積分器出力の波形図を示し、(a)は検出電圧の大きさが小さいとき、(b)は検出電圧の大きさが中ぐらいのとき、(c)は検出電圧の大きさが大きいときである。
【符号の説明】
1 入力調整電圧切替器
2 積分器
3 比較器
4 計時部
5 演算部
6 制御部
10 サンプル・ホールド回路
A2 積分用アンプ
Cf 積分用コンデンサ
Rr 第1の積分用抵抗
Rx 第2の積分用抵抗
Claims (4)
- 異なる2段階の入力調整電圧を切替出力する入力調整電圧切替器と、
前記入力調整電圧切替器で切替出力した異なる2段階の入力調整電圧と測定対象の状態を検出変換した検出電圧とを入力し積分電圧を出力する積分器と、
前記積分器で出力した積分電圧を入力し比較基準電圧と比較して高低の一定電圧を出力する比較器と、
前記比較器で出力した高低の一定電圧の変化に基因して、前記積分器で出力した積分電圧における立上り勾配時間と立下り勾配時間とから成る積分時間を計測する計時部と、
前記積分器に入力調整電圧と検出電圧とを入力した際の今回周期の積分時間における立上り勾配時間と、前記計時部で計測した今回周期の積分時間と、前記積分器から一周期における積分電圧を出力する際の積分時間として予め決めてある目標積分時間とに基づいて、前記積分器に入力調整電圧と検出電圧とを入力する際の次回周期の積分時間における立上り勾配時間を演算すると共に、今回周期の積分時間における立上り勾配時間と今回周期の積分時間における立下り勾配時間とを変数とする演算式を用いて検出電圧の値を演算する演算部と、
前記演算部で演算した次回周期の積分時間における立上り勾配時間に基づいて、前記入力調整電圧切替器に対して異なる2段階の入力調整電圧の切替制御をする制御部と、
を備えることを特徴とする積分時間一定化A/D変換器。 - 異なる2段階の入力調整電圧を切替出力する入力調整電圧切替器と、
前記入力調整電圧切替器で切替出力した異なる2段階の入力調整電圧と測定対象の状態を検出変換した検出電圧とを入力し積分電圧を出力する積分器と、
前記積分器で出力した積分電圧を入力し比較基準電圧と比較して高低の一定電圧を出力する比較器と、
前記比較器で出力した高低の一定電圧の変化に基因して、前記積分器で出力した積分電圧における立上り勾配時間と立下り勾配時間とから成る積分時間を計測する計時部と、
前記積分器に入力調整電圧と検出電圧とを入力した際の今回周期前半の積分時間における立上り勾配時間と、前記計時部で計測した今回周期前半の積分時間と、前記積分器から一周期における積分電圧を出力する際の積分時間として予め決めてある目標積分時間とに基づいて、前記積分器に入力調整電圧と検出電圧とを入力する際の今回周期後半の積分時間における立上り勾配時間及び前記積分器に入力調整電圧と検出電圧とを入力する際の次回周期前半の積分時間における立上り勾配時間を演算すると共に、今回周期前半の積分時間における立上り勾配時間と今回周期後半の積分時間における立下り勾配時間、及び今回周期前半の積分時間における立下り勾配時間と今回周期後半の積分時間における立上り勾配時間を変数とする演算式を用いて検出電圧の値を演算する演算部と、
前記演算部で演算した今回周期後半の積分時間における立上り勾配時間及び次回周期の積分時間における立上り勾配時間に基づいて、前記入力調整電圧切替器に対して前記異なる2段階の入力調整電圧の切替制御をする制御部と、
を備えることを特徴とする積分時間一定化A/D変換器。 - 前記積分器は、入・出力端子を有する積分用アンプと、前記積分用アンプの入・出力端子間に接続する積分用コンデンサと、前記積分用コンデンサが接続する前記積分用アンプの入力端子に接続し、前記入力調整電圧切替器で出力した入力調整電圧を積分するための第1の積分用抵抗及び前記測定対象の状態を検出変換した検出電圧を積分するための第2の積分用抵抗とから成ることを特徴とする請求項1又は2記載の積分時間一定化A/D変換器。
- 測定対象の状態を検出変換した検出電圧をサンプリングして一定に保持するサンプル・ホールド回路を更に備え、前記積分器は、前記サンプル・ホールド回路でサンプリングして一定に保持した検出電圧を入力することを特徴とする請求項1乃至3のいずれか1項に記載の積分時間一定化A/D変換器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003107223A JP4071665B2 (ja) | 2003-04-11 | 2003-04-11 | 積分時間一定化a/d変換器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003107223A JP4071665B2 (ja) | 2003-04-11 | 2003-04-11 | 積分時間一定化a/d変換器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004320094A JP2004320094A (ja) | 2004-11-11 |
JP4071665B2 true JP4071665B2 (ja) | 2008-04-02 |
Family
ID=33469108
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003107223A Expired - Fee Related JP4071665B2 (ja) | 2003-04-11 | 2003-04-11 | 積分時間一定化a/d変換器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4071665B2 (ja) |
-
2003
- 2003-04-11 JP JP2003107223A patent/JP4071665B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004320094A (ja) | 2004-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101912417B1 (ko) | 지문 검출 회로, 방법 및 전자 디바이스 | |
KR20150045371A (ko) | 반도체 장치 및 전자 제어 장치 | |
WO2015011916A1 (ja) | 電流測定装置 | |
EP3379224A1 (en) | Optical characteristic measuring device | |
JP4071665B2 (ja) | 積分時間一定化a/d変換器 | |
JP2010054229A (ja) | 静電容量測定装置 | |
CN116930797A (zh) | 一种电池内阻的检测电路 | |
US4793187A (en) | Circuit arrangement for the compensation of temperature-dependent and temperature-independent drift and for the compensation of the sensitivity of a capacitive sensor | |
US7187160B2 (en) | Systems and methods for measuring an RMS voltage | |
KR101399893B1 (ko) | 신호 계측 방법 및 신호 계측 장치 | |
EP3296709A1 (en) | Temperature-to-digital converter | |
CN113155159A (zh) | 桥式检测器 | |
JP2011040985A (ja) | Ad変換器 | |
US10024709B2 (en) | Method and system to quickly determine a weight | |
KR101806893B1 (ko) | 피드백 제어를 이용하는 변형률 측정 장치 | |
JP3085496B2 (ja) | サンプリング式測定装置 | |
JPH1010163A (ja) | 実効値電圧測定装置 | |
US20130015861A1 (en) | Converter circuit and method of driving the same | |
KR100417114B1 (ko) | 고주파 전력 측정 장치 및 방법 | |
JP2013104839A (ja) | 生体情報量検出装置および生体情報量検出方法 | |
KR102668952B1 (ko) | 대상(Target)의 전력값을 판단하는 장치 및 방법 | |
JP2004251803A (ja) | 光測定装置 | |
JP3328462B2 (ja) | 湿度検出回路 | |
KR100566134B1 (ko) | 휴대형 압력 측정 장치 | |
JP4801620B2 (ja) | 電力変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060405 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071211 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080115 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080117 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120125 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130125 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130125 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130125 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140125 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |