SU1758568A1 - Устройство дл измерени среднеквадратического значени напр жени - Google Patents

Abstract

Изобретение относитс  к электроизмерительной технике и может быть использовано в вольтметрах переменного напр жени  и мультиметрах. Цель изобретени  - повышение точности измерений. Устройство содержит ключи 1, 2, 14, линейный преобразователь 3 напр жени  переменного тока в посто нное, делитель 5 напр жени , аналоговый запоминающий блок 4, аналого- цифровой преобразователь 6, блок 8 задержек , элемент ИЛИ 7, регистры 9-11 пам ти, цифровые умножитель 12 и делитель 13. Перечисленные блоки реализуют алгоритм устранени  вли ни  внешних воздействий на стабильность коэффициента усилени  и обратной св зи в устройстве. 2 ил.

Description

(Л

С

4 СЛ 00 СЛ ON 00

Изобретение относитс  к электроизмерительной технике и предназначено дл  цифрового измерени  среднеквадратиче- ского значени  (СКЗ) переменного напр жени .

Цель изобретени  - повышение точности измерений.

На фиг. 1 представлена функциональна  схема устройства; на фиг. 2 - пример построени  блока задержек.

Устройство содержит первый 1 и второй 2 ключи, линейный преобразователь 3 напр жени  переменного тока в посто нное, вход которого соединен с первым выходом первого ключа 1, вход которого соединен с источником измер емого напр жени , аналоговый запоминающий блок А, вход которого соединен через второй ключ 2 с выходом линейного преобразовател  3 напр жени  переменного тока в посто нное, а выход блока 4 через делитель 5 напр жени  соединен с вторым входом первого ключа , аналого-цифровой преобразователь 6, управл ющий вход которого через элемент ИЛИ 7 соединен с первым, вторым и третьим выходами блока 8 задержек, первый 9, второй 10 и третий 11 регистры пам ти, информационные входы которых соединены с выходом аналого-цифрового преобразовател  6, управл ющие входы соединены соответственно с четвертым, п тым и шестым выходами блока 8 задержек, а выходы регистров 9-11 пам ти соединены соответст- венно с первым входом цифрового умножител  12, первым входом цифрового делител  13 и с вторым входом цифрового умножител  12, выход которого соединен с вторым информационным входом цифрового делител  13, управл ющий вход которого соединен с седьмым выходом блока 8 задержек , первый выход - с первым входом блока 8, второй выход которого  вл етс  входом Пуск, а второй выход цифрового делител  13 соединен с выходной клеммой устройства , восьмой выход блока 8 задержек соеди- нен с клеммой устройства Конец измерений, дев тый выход блока 8 задержек соединен с управл ющими входами первого 1 и второго 2 ключей, а дес тый выход блока 8 соединен с управл ющим входом третьего ключа 14, вход которого соединен с выходом преобразовател  3, второй вход - с выходом делител  5, а выход -с входом аналого-цифрового преобразовател  б.

Блок 8 задержек (фиг. 2) состоит из элементов времени 15...30, осуществл ющих последовательное формирование сигналов и задержку их по времени. На вход элемента 15 времени приходит сигнал Пуск с входа

устройства. На вход элемента 28 времени приходит сигнал Конец делени  из делител  13, на выходе элемента 28 времени формируетс  сигнал Конец измерени .

Все элементы времени, кроме 18, 28, 29 и 30, соединены последовательно друг за другом согласно возрастанию их номеров. Входы элементов 18, 19, 30 времени включены параллельно.

Принцип действи  устройства заключаетс  в определении в процессе измерени  коэффициента преобразовани  линейного преобразовател  3 напр жени  переменного тока в посто нное и коэффициента передачи аналогового запоминающего блока 4 с делителем 5 напр жени  и использовании найденных коэффициентов дл  коррекции результата измерени .

Указанные коэффициенты измен ютс 

во времени и от воздействи  изменени  температуры окружающей среды.

Блок 4 и делитель 5 дрейфуют во времени и от изменени  температуры и тем самым измен ют свои коэффициенты передачи напр жени .

Дл  исключени  погрешностей преобразовател  3 блока 4 и делител  5 провод тс  три измерени .

Измер етс  напр жение Ui на выходе

линейного преобразовател  3 при подаче на его вход измер емого напр жени  Ux.

Измер етс  напр жение 11з на выходе делител  5 напр жени  при подаче на вход аналогового запоминающего блока 4 напр жени  Ui.

Измер етс  напр жение U2 на выходе линейного преобразовател  3 при подаче на его вход напр жени  Us, получаемого на выходе делител  5 при подаче на вход блока

4 напр жени  Ui.

Предварительные результаты измерени , получаемые с аналого-цифрового преобразовател  6, записываютс  в регистры 9-11 пам ти, а конечный результат вычисл етс  блоками 12 и 13 по формуле

N1 N3 NxNT

, так как коэффициент передачи преобразовател  3 равен Uz/Ua и равен Ui/Ux, где NI, Ма и № - результат аналого- цифрового преобразовани  напр жений U ь U2 и Уз.

Устройство работает следующим образом .

На входе линейного преобразовател  3 напр жени  переменного тока в посто нное устанавливаетс  поданное через ключ 1 измер емое напр жение Ux.

Первый цикл измерени  напр жени  Ui начинаетс  после подачи сигнала Пуск на

второй вход блока 8 задержек. В течение первого цикла измерени  контакты ключей 1, 2 и 14 наход тс  в положении, указанном на фиг. 1.

Управл ет работой всего устройства блок 8 задержек, устройство которого показано на фиг, 2.

Блок 8 задержек на первом цикле формирует нулевой потенциал на дев том управл ющем выходе, который соединен с входами управлени  ключей 1 и 2, От сигнала Пуск с первого выхода блока 8 поступает сигнал на вход элемента ИЛИ 7, через который осуществл етс  запуск аналого- цифрового преобразовател  6.

С задержкой на врем  аналого-цифрового преобразовани  с четвертого выхода блока 8 следует сигнал записи кода NI в первый регистр 9 пам ти.

При этом,прин в за единицу коэффициент преобразовани  аналого-цифрового преобразовател  6, получаем Ni kUx, где к - коэффициент передачи преобразовател  3. В течение времени первого цикла напр жение Ui отслеживаетс  аналоговым запоминающим блоком 4, так как ключ 2 замыкает вход делител  5 с выходом преобразовател  3.

Второй цикл начинаетс  с того, что от заднего фронта импульса записи кода в регистр 9 пам ти в блоке 8 задержек формируютс  сигналы единица на дев том и дес том выходах, которые одновременно переключают ключи 1, 2 и 14. При этом блок 4 запоминает напр жение Ui и после преобразовани  его блоком 4 и делителем 5 формирует напр жение Us koc Ui, которое подаетс  на вход преобразователей 3, 6 (koc - коэффициент передачи блока 4 и делител  5).

На втором выходе блока 8 задержек формируетс  нулевой сигнал, который через элемент ИЛИ 7 запускает аналого-цифровой преобразователь 6 на преобразование напр жени  Уз. С задержкой на врем  аналого-цифрового преобразовани  с шестого выхода блока 8 задержек следует сигнал записи кода N3 в третий регистр 11 пам ти.

После записи кода Na в регистр 11 пам ти на дес том выходе блока 8 задержек управл ющий потенциал измен етс  и становитс  нулевым. При этом третий ключ 14 переключаетс  в исходное положение, подключа  на вход АЦП 6 выходной зажим преобразовател  3.

К этому моменту на выходе преобразовател  3 устэнавливаетс  напр жение Uz

кос

0

5

0

5

k koc Ui k- U koc k k

ell -k2 , II -N3 Ux-K Ux -щ .

На третьем цикле блок 8 задержек формирует на третьем выходе сигнал запуска аналого-цифрового преобразовател  6, который через элемент ИЛИ 7 подаетс  на его управл ющий вход и запускает его.

С задержкой на врем  аналого-цифрового преобразовани  с п того выхода блока 8 задержек следует сигнал записи кода N2 во второй регистр 10 пам ти.

При этом получаем в регистре 10 число N3 МГ

Име  числа NI и N2 и формулу вычислеN

определ ем величину

N2 k2

ii J Ux ТГ-.

ни  NX

М

N2

N2

k2ui

откуда Ux Ni N3

. N3 . .. NT Ux Ui -U3

Ux N N3

U2

или что эквивалентно

0

5

0

5

0

5

Устройство переходит к цифровой обработке результатов измерени  с использованием этой формулы.

Цифровой умножитель 12 перемножает коды NI и N3, произведение которых поступает на второй вход цифрового делител  13 как делимое.

На первый вход цифрового делител  13 приходит код N2 в качестве делител .

От заднего фронта импульса записи кода в регистр 10 пам ти в блоке 8 задержек формируетс  сигнал делени , который с его седьмого выхода поступает на управл ющий вход цифрового делител  13. В результате делени  формируетс  код Nx.

Сигнал конца делени  с выхода цифрового делител  13 поступает на первый вход блока 8 задержек. От заднего фронта этого сигнала .формируетс  сигнал Конец измерени , который с восьмого выхода блока 8 задержек поступает на выход устройства, сопровожда  передачу кода результата измерени  NX во внешнее устройство на индикацию или регистрацию. На дев том выходе блока 8 задержек формирование сигнала единица прекращаетс  до прихода сигнала Конец делени , и ключи 1 и 2 до сигнала Конец измерени  переход т в исходное положение, показанное на фиг. 1.

От заднего фронта импульса Конец измерени  внутри блока 8 задержек формируетс  задержка, в течение которой блокируетс  вход сигнала Пуск. Эта задержка необходима дл  установлени  напр жени  на выходе преобразовател  3 после переключени  его входа на измер емое напр жение. По истечении времени этой задержки устройство снова может прин ть сигнал Пуск.

В устройстве результат измерени  не зависит от величины изменени  коэффициента k преобразовани  линейного преобразовател  напр жени  переменного тока в посто нное, а также от величины изменени  коэффициента 1/kH передачи цепи обратной св зи, что позвол ет существенно повы- ситьточностьизмерени 

среднеквадратического значени  напр жени .

Claims (1)

1. Формула изобретени  Устройство дл  измерени  среднеквадратического значени  напр жени , содержащее первый и второй ключи, линейный преобразователь напр жени  переменного тока в посто нное, вход которого соединен с выходом первого ключа, первый вход первого ключа соединен с входной клеммой устройства , аналоговый запоминающий блок, вход которого через второй ключ соединен с выходом линейного преобразовател  напр жени  переменного тока в посто нное, выход аналогового запоминающего блока через делитель напр жени  соединен с вторым входом первого ключа, аналого-цифровой преобразователь, управл ющий вход которого соединен с выходом элемента ИЛИ, причем входы элемента ИЛИ соединены с первым, вторым и третьим выходами блока задержек, четвертый и п тый выходы которого соединены с управл ющими входами первого и второго регистров пам ти, информационные входы которых соединены с информационным выходом аналого- цифрового преобразовател , а

   информационные выходы первого и второго регистров пам ти соединены соответственно с первыми входами цифрового умножител  и цифрового делител , причем выход цифрового умножител  соединен с вторым

   информационным входом цифрового делител , управл ющие входы первого и второго ключей соединены с шестым выходом блока задержек, седьмой выход которого соединен с управл ющим входом цифрового делител , первый выход цифрового делител  соединен с входом блока задержек, второй выход цифрового делител  соединен с выходной клеммой устройства, отличающеес  тем, что, с целью повышени 

   точности, в него дополнительно введены третий ключ и третий регистр пам ти, информационный вход третьего регистра пам ти соединен с выходом аналого-цифрового преобразовател , информационный выход третьего регистра пам ти соединен с вторым информационным входом цифрового умножител , первый вход третьего ключа соединен с выходом линейного преобразовател  напр жени 

   переменного тока в посто нное, второй вход третьего ключа соединен с выходом делител  напр жени , выход третьего ключа соединен с входом аналого-цифрового преобразовател , а управл ющий вход

   третьего ключа соединен с восьмым выходом блока задержек, дев тый выход которого соединен с управл ющим входом третьего регистра пам ти.

   Фиг. 2