JPS60160239A

JPS60160239A - 信号伝送装置

Info

Publication number: JPS60160239A
Application number: JP59016446A
Authority: JP
Inventors: Yuji Ogawa; 小川　裕士; Katsuhiko Oimura; 老邑　克彦; Kazuaki Urasaki; 浦崎　一明
Original assignee: Tateisi Electronics Co; Omron Tateisi Electronics Co
Current assignee: Omron Corp
Priority date: 1984-01-30
Filing date: 1984-01-30
Publication date: 1985-08-21

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（発明の分野）本発明は、操作スイッチ、リミットスイッチ、光電スイ
ッチ、近接スイッチ、温度スイッチ、ショックスイッチ
等の広義の検出器の、機械的接点または半導体スイッチ
ング素子のオンオフによるデータを、中央制御装置等の
機器に与えるための信号伝送装置に関する。

（従来技術とその問題点）一般に、複数のスイッチ等の信号を機器に伝送するには
、直列ないし並列接続が可能な場合を除いては、それぞ
れ１本の導線を用いた１対１接続がなされている。とこ
ろが、このような接続方式では検出器と同数の電線と、
それを受け付ける端子が必要であり、部品代、配線工数
の面でコスト高になる。また、接地線あるいはシャーシ
等と信号線とが離れるため、雑音の影響を受けやすい。

更に、スイッチ類が常に通電しているので、電力消費が
大きい等の欠点があった。これらの欠点を解決するため
に特開昭５７−９９０６０号公報に１載された従来神術
がふる５この従来技術の方式では、第１図に示すように、親８！
１に対して複数の子機２，３，４，５．、、を互いに共
通に、第１信号線Ｌ１と第２信号線Ｌ２との２本の信号
線Ｌｌ、Ｌ２で並列に接続している。

この方式によれば、親機が子機と接続するために備えて
いる端子数が大幅に減少し、またそれに伴ない配線本数
も減少し、ノイズも減少するなどの幾多の利点がある。

ところが、子機側では信号伝送のための調歩同期を行な
っているので、子機側に基準クロックが必要になり、そ
のために消費電力が大きくなりコストが上がるという欠
点がある。

（発明の目的）本発明は、上述の事情に鑑みてなされたものであって、
子機側に前記基準クロックの必要性をなくし、これによ
り消費電力の低減化を可能にすることを目的とする。

（発明の構成と効果）本発明は、このような目的を達成するために、Ｉ！機は
信号線を介して親信号を伝送するときは、３値化号を伝
送し、　子機はその３値化号のうちの１値を自己のクロ
ック信号とし、他の１値を親−磯への前記子信号とする
ようにしている。したがって、本発明によれば、子機側
に基準クロックを持つ必要がなくなり、これにより消費
電力の低減化が可能となる。

（実施例の説明）以下、本発明を図面に示す実施例に基づいて詳細に説明
する。この実施例での親機と子機との結線は第１図と同
様であるのでその詳細は省略する。

この実施例では１個の親機に接続される子機の数は例え
ば８個である。

第２図は、本発明の実施例に係るｉ８！ｌと子機と　９
の信号伝送のタイムチャートである。第２図（ａ）は親
機から子機へ伝送される親信号のレベルの変化を示す。

このレベルは第２信号線Ｌ２を°“０”レベル（基準）
にして示されている。第２図１）から明らかなように親
１１１１は３値化号（＋１．Ｏ，−１）を伝送する。即
ち、時刻口までは、第１信号線Ｌ１に伝送される信号の
レベルは＋１であり、時刻ｔ１〜時刻ｔ２Ｆｌは−１、
時刻１２〜時刻し３間は０、時刻ｔ３〜時刻ｔ４間は＋
１、時刻ｔ５以降は＋１と−１との間を変化する。ここ
で、＋１とは第１信号線Ｌ１の信号のレベルが第２信号
＠Ｌ２のレベルよりも大であることを示し、−１とはそ
の逆であることを示し、０とは両信号線Ｌｌ、Ｌ２のレ
ベルが同じであることを示す。この場合、時刻ｔ６〜時
刻ｔ７間、時刻し８〜時刻ｔ９間は親機１からは破線の
ようなレベルの信号を伝送しているが、後述の子機２，
３．・・がらの子信号により信号ＭＬＩ、１２間が短絡
されて０となっている。

時刻１１〜時刻し３間は信号伝送のスタートビットとし
て親機１から子機２，３．・・・へ与えられるものであ
り、子ｔ！！１２，３．・・・はこの時刻の間で信号の
レベルが−１から０に変化することを検出して親？！！
１から信号の伝送が開始されたことを知り、信号の伝送
に備える６子ｆｉ２．．３．・・・は、この信号の伝送
開始前の親機１がらの＋１の信号を整流して自己の電源
とする。また、子ｆｉ２，３゜・・・は第２図の信号の
レベルが０がら＋１にまンタを歩進する。そして、この
カウンタのカウント値と自己の７ドレス値とが一致した
ときに、子機２，３．・・・が備える検出器がオンであ
るならば両信号線Ｌ１．．Ｌ２間を短絡させる。この場
合、第２図（ｂ）に示す「スタート」は信号の伝送開始
を示し、「ストップ」は信号伝送の終了を示す。また数
値は順次８個の子＠２．３．４．５・・・のアドレスに
対応する。また、第２図（ｂ）の波形のレベルがハイレ
ベルの部分は子ｆｉ２，３．・・・が信号線Ｌｌ、Ｌ２
を短絡したことを示す。したがって、子機２，３．・・
・が信号線Ｌｌ、Ｌ２を短絡したときは親ｆｉｌが−１
の信号を伝送していても強制的に信号線のレベルはＯに
される６子ｆｉ２，３．・・・は内蔵カウンタの次の歩
進により信号線Ｌｌ。

Ｌ２の短絡を停止する。ただし、検出器がオンしていな
いときは、子ｆｉ２，３．・・・は信号線Ｌｌ。

Ｌ２を短絡しない。アクチュエータ用の子機は内蔵カウ
ンタのカウント値が自己のアドレスと一致した場合、次
の０から＋１への信号レベルの変化、の信号を検知し、
出力駆動用ＬＥＤを点灯したり、しなかったりするため
の出力ドライバを駆動する。

第３図は、親ｆｉｌの回路構成図である。第３図におい
て、符号１ａは制御部、１ｂは信号線Ｌ１゜Ｌ２の電圧
を判定し、＋１．０、−１を出力するレベル弁別器であ
る。このレベル弁別器１ｂは、＋１のときはＣ出力、−
１のときはＤ出力、０のときは前記両出力を出さない。

１ｃ、１ｄは、ＰチャネルＭＯ３ＦＥＴ、ｌｅ、ｉｆは
、電流制限抵抗、１ｇ＋１ｈはＮチャネルＭＯ３ＦＥＴ
である。

親機１の動作について説明する。

信号伝送時以外は、制御部１ａは信号Ａをハイレベルに
、信号Ｂをローレベルにする。これに応じてＦＥＴ１ｃ
ｌ、Ｉｇがオンし、ＦＥＴ１ｃ、Ｉｈがオフする。この
結果、第２信号線Ｌ２は接地され。

第１信号線Ｌ１は電流制限抵抗１ｆを介して電源十Ｂに
接続される。これを子機２，３．・・・は自己が備える
充電回路で電源用として整流して充電する。このとき、
レベル弁別器１ｂのＣ出力は、＋１であるが、仮に両信
号線Ｌｌ、Ｌ２間に短絡があったり、このシステムの電
源投入直後で子機２．３１・・・の充電が終了していな
ければ、０出力が出される。一定時間経過して＋１出力
が出なければ短絡事故であると判定する。信号を伝送す
べきときで、０出力を出力すべ外と外は信号Ａと信号Ｂ
とを共に＋１にする。こうすれば、ＦＥＴ１ｃ、ｌｃｌ
がオンし、ＦＥＴ１ｇ、１ｈがオフして第１゜第２信号
線Ｌｌ、Ｌ２間の電位が等しくなる。なお、逆にＦＥＴ
１ｃ、ｌｄがオンし、Ｆ　ＥＴ　Ｉｇ＋　ｌｈをオフさ
せても、子１２．３．・・・−からすれば、同様にＯで
あるが、電流制限抵抗１　ｅｔ　１　ｆが加わる分だけ
信号線がノイズに弱くなる。信号伝送で＋１を出力すべ
きと軽は、信号伝送時以外同様に、信号Ａをハイレベル
、信号Ｂをローレベルにする。

同様に信号伝送で−１を出力すべきときは信号Ａをロー
レベル、信号Ｂをハイレベルにすれば、ＦＥＴ１ｃ、ｌ
ｈがオン、ＦＥＴ１ｄ、１ｇがオフし、第１信号線Ｌ１
が接地に、第２信号線Ｌ２が電流制限抵抗１ｅを介して
電源十Ｂに接続される。

子ｔｊ１２．３．・・・からの信号伝送は、親ｍｌが−
１を出力しているにもかがわらず、子ｆｉ２，３゜・・
・が両信号線Ｌｌ、Ｌ２を短絡することにより、レベル
弁別器１ｂの出力が０になることで判定する。ここで、
第３図の電流制限抵抗１ｆの抵抗値を電流制限抵抗１ｅ
のそれに比較して小さく設定することにより、＋１出力
時の子機２．３．・・・の電源充電を容易にし、ノイズ
１ごも強くしかつ一１出力時に子ｆｉ２，３．・・・の
短絡電流を減少させる。

第４図に、第３図のレベル弁別器１ｂの具体的構成を示
す。第４図（、）は２つのシュミット回路で構成された
最も簡単なレベル弁別器１ｂであり、単に両シュミット
回路のそれぞれに両信号線Ｌｌ。

Ｌ２を伝送される信号を入力し、第１信号線Ｌ１からの
信号の電圧が＋１であるならば×がハイレベルにｙがロ
ーレベルに、第２信号線Ｌ２がらのそれが−１であるな
らば×がローレベルに、ｙがハイレベルになる。共に、
両信号線Ｌ１．Ｌ２からの信号のレベルが共にａ−レベ
ルのために出力が出なければ、ＸｙＶは共にローレベル
であり、共に出ればエラーである。第４図（ｂ）は、同
相ノイズ対策を施したものであり、両信号線Ｌｌ、Ｌ２
からの信号は比較器１１０の各入力とされる。この比較
器１１０の出力が両信号ＩＬ　１　、Ｌ　２での信号の
レベルが等しいときの出力より、成る値以上出力が十に
なると、第１信号線Ｌ１が＋、第２信号線Ｌ２が−、成
る値以上−になると、その逆になる。いずれでもなけれ
ば両信号線Ｌ１．Ｌ２が同電位であると判定する。なお
、次の比較器１１１．１１２には、ノイズ対策と波形整
形とのためにヒステリシスを持たせている。この両比較
器１１１．１１２の出力Ｘ、　３１もエラ一時を除き第
４図（ａ）と同様である。

第５図に、子ｆｉ２，３．・・・のうちその１つの回路
構成図を示す。これは、センサ用の子機である。第５図
において、符号１０は全波整流のためのダイオードブリ
ッジ、１１は電源保持用コンデンサ、１２は第４図（ｂ
）と同様なレベル弁別器、１３はノアデート、１４．１
５はノイズ防止用のコンデンサと抵抗、１６．１８はＲ
８７リップ７ロップ、１７，１９．２０はアンドデート
、２１はクロックパルス入力端子ＣＰを４イｎえ、その
入力端子ＣＰにクロックパルス入力がローレベルからハ
イレベルへ立ち上がるときに歩進する９進カウンタであ
り、この９進カウンタ２１は“８１゛出力と、４ビツト
の２進出力を有する。２２はアドレス一致検出回路、２
３はアドレス設定回路、２４はＮチーｉ−＊　ルＭ　Ｏ
Ｓ　Ｆ　Ｅ　Ｔ、２５１ｉグイ、ｔ−ド、２６は抵抗、
２７はセンサスイッチである。これらのうち、第５図の
点ａで囲む部分は、１チンプＣＭＯ８ＩＣ内に集積され
ている。この場合、絶縁分離形ＣＭＯ３の使用が好まし
いが、一般のＣＭＯ８でもラッチアップ現象の対策を施
せば実現可能である。

この子機の動作について説明する。

信号伝送しないと外は、第１信号線Ｌ１の電圧が正レベ
ル、第２信号線Ｌ２のそれが接地レベルである。即ち、
＋１である。それがダイオードブリッジ１０を介してコ
ンデンサＣ１１を充電し、子機の電源電圧となる。その
後、親機１が信号伝送を開始すると、第１信号線Ｌｌ、
第２信号線Ｌ２の電位が変化し、それに応じてレベル弁
別器１１がＸ＋ｙ出力を出す。このレベル弁別器１２の
出力Ｘ＋ｙはノアゲート１３とＲ３７リツプ７０ツブ１
６とに与えられる。Ｒ８７リツプフロツプ１６はそのセ
ット端子Ｓに与えられるレベル弁別器１２からの出力ｙ
がハイレベルのときにセット、またそのリセット端子Ｒ
に与えられる出力Ｘがハイレベルのときにリセットされ
る。このＲ３７リツプ７０ンプ１６がセ・ノドされた後
、ノアデー）１３の両人力ｘ、ｙが第２図の時刻ｔ２〜
Ｌ３の開での親信号が３値のうちの１値、即ち０である
ために共にローレベルであると、このアンドゲート１３
がハイレベルを出力する。そうすると、アンドゲート１
７はＲ３７リツプフロツプ１６からのハイレベル出力と
ノアゲート１３がらのハイレベル出力とでハイレベル出
力を出す。そうすると、Ｒ８７リツプフロツプ１８がア
ンドゲート１７の出力によりセットされる。ここで、コ
ンデンサ１４と抵抗１５は、第１信号線Ｌ１．第２信号
線Ｌ２の信号のレベルが第２図（ａ）の時刻ｔ２〜時刻
し３以外の時刻でノイズや親信号のレベルが−１から＋
１へと変化する途中のごく短時間、ＩＩ　ＯＩＩ出力が
出ても、子機を誤動作させないためのものである。

こうして、Ｒ８７リツプ７０ツブ１８がセットされると
、アンドゲート１９を介して９進カウンタ２１にレベル
弁別器１２の出力Ｘが加わる。そうすると、その出力Ｘ
の立ち上がりごとに、９進カウンタ２１は歩進される。

常時、カウンタ２１は、８になっており（後述）、最初
のアンドゲート１９出力×の立ち上がりで０に、それ以
後１，２，３．・・・８と歩進される。カウンタ２１が
カウントアツプしてそのカウント内容が８になると、そ
の８のカウント出力がＲＳフリップ７０ツブ１８をリセ
ットし、それ以後の立ち上刃口）を受付けなくする。

カウンタ２１の出力は、アドレス設定手段２３の設定値
（０〜７のうちのいずれが）と比較される。

仮に、その両者が一致していれば、一致出力がアンドゲ
ート２０の一方の入力部に加わる。アンドゲート２０の
他方の入力部には、センサスイッチ２７のセンサ信号が
加わっており、仮にセンサスイッチ２７がオンであれば
、アンドデー）２０の出力がハイレベルとなり、Ｎチャ
ネル間Ｏ８ＦＥＴ２４がオンする。センサスイッチ２７
がオフならば該ＮチャネルＭＯ８ＦＥＴ２４はオンしな
い。

ＮチャネルＭＯ８ＦＥＴ２７がオンすると、ダイオード
２５の働きにより、第２信号線Ｌ２が第１信号線Ｌ１よ
り電位が＋（正）になったとぎのみ、両信号線Ｌｌ、Ｌ
２が短絡される。このため、親機１が３値出力のうちの
＋１の１値出力を出している間は、そのまま信号が出て
、次に−１の１値出力にすると、子機により０″に強制
される。−なお、センサスイッチ２７はアンドゲート２
ｏに入力したが、単なるスイッチ接点であれば、Ｎチャ
ネルＭＯ３ＦＥＴ２４に直列に接続し、アンドデー）２
０を除いてもよい。いずれをとるかは、スイッチ接点の
特性により決定すればよい（第６図）６上記ではダイオ
ードブリッジ１０を用いたため、親信号が＋１．−１い
ずれの値の場合にも子機の電源が充電で鰺る。コンデン
サ１４と抵抗１５とはレベル弁別器１２出力が第１信号
線Ｌ１．第２信号線Ｌ２の信号の−１から＋１へ、また
＋１から−１への変化に際し、“′０”出力を出さない
（−１、＋１同時に出ることはあってもよい）ようにな
っていれば、不要である。

＠７図は、アクチュエータ用子機の内部ブロック図であ
り、第７図において、１０〜１９．２１〜２３は第５図
と同じであり、その説明を省略する。３０はアンドゲー
ト、３１はＮチャネルＭＯ３ＦＥＴ、３２はＬＥＤ（発
光ダイオード）、３３は抵抗、３４は７オトトランジス
タ、３５は増幅器、３６は一度入力が加わると、その入
力が切れても一定時間出力を出し続ける保持回路（オフ
ディレィタイマ）、３７はＮＰＮ　）ランジスタであり
、３４〜３７はそれ以外とは電気的に分離されており、
別電源で動作する。ＬＥＤ３２と７オトトランジスタ３
４とは光学的に結合されている。

動作について説明する。アドレス一致時に本来なら親信
号のレベルが＋１ののち−１になるものが親機ないし他
の子機が第１信号線Ｌ１と第２信号線Ｌ２とを短絡して
０”に強制すると、アンドゲート３０の出力が出て、Ｎ
チャネルＭ　ＯＳ　Ｆ　ＥＴ３１がオンし、ＬＥＤ３２
が光る。７オトトランジスタ３４は、これを検知し、そ
の出力が増幅器３５で増幅される。即ち、ＬＥＤ３２と
７オトトランノスタ３４とは７オトカプラである。増幅
器３５が出力を出すと、保持回路３６で一定時間保持さ
れる。保持時間は、伝送の繰り返し時間より長くとる（
例えば数ｍｓ）。　以上において、子機は第１信号線Ｌ
ｌ、第２信号線Ｌ２を正しく接続しないと、・＋１．−
１が逆極性となり誤動作してしまう。しかし、配線ミス
を減少させるためには、逆接続しても正しく動作するの
が望ましいことは言うまでもない。

第８図は第１信号線Ｌ１．第２信号線Ｌ２を逆接続して
も正しく動作する例を示すものである。

第８図においては、第５図と異なる部分のみを示してい
る。第８図において、４０は抵抗、４１はコンデンサで
あり、両者４０．４１によるその時定数は信号伝送時の
信号周期より充分に長くとっである。４２はシュミット
回路、４３．４７はアンドゲート、４４，４．８は禁止
ゲート、４５はオアデート、４６はノアゲート、４９は
ＮチャネルＭＯ８ＦＥＴ、５ｏはダイオードである。

動作について説明する。両信号線Ｌｌ、Ｌ２が正しく接
続されていれば、レベル弁別器１２の出力は大半が＋１
、即ち出力×がハイレベルで、出力ｙがローレベルであ
り、その逆の出力関係（ごなるのは半分以下であるため
、シュミット回路４２の入力は比較的ローレベル、出力
はハイレベルとなる。このため、アンドゲート４３、オ
アゲルト４５を介してｙ出力が出る。＋１出力はノアデ
ート４６により′”０゛も“１″もない時に出方される
。

これは、第５図と同じ出力である。また、アンドゲート
２０の出力がハイレベルであれば′アンドデート４７の
出力により、Ｆ’ＥＴ２４がオンするのも第５図と同様
である。次に、両信号線Ｌｌ、Ｌ２が逆接続された場合
を考える。そうすると、親機が＋１を出力している時に
、子機のレベル弁別器１２は出力ｙにハイレベル、出方
×にローレベルを出力する。ところが、第２図（、）か
ら明らかなように親信号が＋１のレベルである期間は池
の−１．０のレベルの合計期間よりも長いので、両信号
線Ｌｌ、Ｌ２が逆接続された子機では、シュミット回路
４２の入力レベルがハイレベルに近付く。

このため、シュミット回路４２の出力レベルはローレベ
ルとなり、アンドゲート４３が閉じる。これに対し、出
力ｙが信号線の逆接続のためにハイレベルであるので禁
止ゲート４４を介して＋１信号が一１出力として出てく
る。また、アンドゲート４７が閉し、禁止デー１４８を
介してＦＥＴ４９がアンドデート２０によりオンされる
。ＦＥＴ４９とダイオード５０は、両信号線Ｌ１．Ｌ２
を第５図の場合とは逆向外に短絡する。

なお、上記は、すべてＩＣ１個につき信号（■１０）を
１ビツトとしているが、１個のＩＣで複数ビット取り扱
うのも簡単にできる。また、この実施例ではＣＭＯ３を
用いるとしたが、バイポーラＩＣにするのであれば、Ｎ
チャネルＭＯ３ＦＥＴ、ＰチャネルＭＯ３ＦＥＴをそれ
ぞれＮＰＮ、ＰＮＰのトランジスタにするとよい。更に
、親機からのスタート信号により子機のスイッチのチャ
タリングの防止をすることも可能であるとともに、同じ
アドレスに複数の子機を割り付けてもよい。

第９図は親機を子機に簡単に接続するための機構図であ
る。第９図（ａ）は該機構の一方の側からの斜視図であ
り、第９図（１，）は他方の側からの斜視図である。第
９図において、６０は子機が内部に収納されたケース、
６１はこのケース６０に対して開閉可能に取り付けられ
た蓋である。このケース６０の上面６２には、凹部に形
成されており、この°上面６２の凹部には、信号線Ｌ１
．Ｌ２を子機に接続するためのナイフェツジ６３．６４
，６５゜６６が形成されている。また、蓋６１には、突
起６７．６８．６９が形成されている。このケース６０
の上面６２の凹部に信号線Ｌ１．Ｌ２を第９図（ｂ）の
ように嵌め込む。そして、蓋６１を閉じると、信号線Ｌ
ｌ、Ｌ２はケース６０に形成された前記ナイフェツジ６
３．６４．６５．６６の方へ押され、その押圧力により
その導線部分が剥かれる。このようにして、第９図の機
構に上り子機は親機に簡単に第１図のように接続される
ことができる。

第１０図は第９図と同様の目的の機構であり、第１０図
において、７０は第９図と同様に子機が収納されたケー
ス、７１も第９図と同様にケース７０の蓋である。この
ケース７０と蓋７１とによる信号線Ｌ１．Ｌ２の接続の
だめの機構は第９図と同様であるので図面上表わしてい
ない。第１０図では、ケース７０の裏面側に凹部７２が
形成されており、この凹部７２には電源プラグ７３が嵌
、め込まれるようになっている。７４は電源線である。

この電源プラグ７３はその側面に形成された凹部７５が
ケース７０の凹部７２の内側面に形成した突起７６に係
合することにより該ケース７゜に取り付けられる。７７
はケース７ｏ側の電源受給端子である。また、ケース７
ｏの側面にはランプソケット穴７８．７８が形成されて
あり、この′ランプソケット穴？　Ｌ７８には、ランプ
７９が嵌め込まれる。

【図面の簡単な説明】

第１図は親機と子機との接続関係を示す図、第２図は親
信号と子機の短絡動作のさいの信号波形図、第３図は親
機の回路構成図、第４図はレベル弁別器の回路構成図、
第５図は子機の回路構成図、第６図は第５図のＦ、ＥＴ
２４とダイオード２５と部分にセンサスイッチ２７を設
けた場合の回路構成例を示す図、第７図は７クチユ工−
タ用子機の回路構成図、第８図は信号線を逆接続しても
正しく動作する第５図の他の回路構成例を示す図、第９
図および第１０図は親機を子機に接続するための機構図
である。１は親機、２，３，４．５は子機、１ａは制御部、１ｂ
はレベル弁別器、１０はダイオードブリッジ、１１は電
源充電用コンデンサ、１２はレベル弁別器、１３はノア
ゲート、１１，１９．２０．３０，４３．４７はアンド
ゲート、４４．４８は禁止ゲート、１６．１８はＲ８７
リツプ７０ツブ、２１はカウンタ、２２はアドレス−数
構出回路、２３はアドレス設定回路、Ｌｌ、Ｌ２は信号
線。手続補正書（自発）昭和５９卆晦１２２日特許庁長官　殿信号伝送装置３、補正をする者事件との関係　特許出願人住　所−京都市右京区花園土堂町１０番地名　称　（２
９４）　立石電機株式会社代表者　立　石　孝　雄４、代理人

Claims

【特許請求の範囲】

（１）親機に対して複数の子機を互いに共通に、一対の
信号線で並列に接続し、親機は信号伝送内容に応じてレベルが変化する親信号を
、前記信号線を介して子機に信号伝送する信号ドライブ
回路を有し、一方、子機はそれぞれ検出器が備えられており、かつ親
機側からの親信号を充電して子機用の電源とする充電回
路を備え、前記検出器からの検畠信号を前記信号線を短
絡して子信号として親機に信号伝送するものである信号
伝送装置において、前記親機は信号線を介して親信号を
伝送するときは、３値化号を伝送し、子機はその３値化号のうちの１値を自己のクロック信号
とし、他の１値を親機への前記子信号とする信号伝送装
置。