JPS60160100A - メモリの誤り部分或いは欠陥部分の訂正・修正回路方式 - Google Patents
メモリの誤り部分或いは欠陥部分の訂正・修正回路方式Info
- Publication number
- JPS60160100A JPS60160100A JP59016767A JP1676784A JPS60160100A JP S60160100 A JPS60160100 A JP S60160100A JP 59016767 A JP59016767 A JP 59016767A JP 1676784 A JP1676784 A JP 1676784A JP S60160100 A JPS60160100 A JP S60160100A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- rom
- correction
- defective
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
- G11C29/24—Accessing extra cells, e.g. dummy cells or redundant cells
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
本発明は、メモリの誤り部分或いは欠陥部分の訂正・修
正回路方式に関するものである。
正回路方式に関するものである。
〈従来技術〉
記憶素子の大容量化に伴い、素子の製造工程上゛及びプ
ログラム作成上、次第に完全無欠な素子を作ることが困
難になシつつある。
ログラム作成上、次第に完全無欠な素子を作ることが困
難になシつつある。
訂正゛・修正が必要な記憶素子に対して、従来は、■
不良素子を良品と交換する。
不良素子を良品と交換する。
■ 素子の中に予めプログラム可能な修正用の冗長回路
を設けておき、ヒユーズを電気的に溶断又は低抵抗化す
る方法とか、レーザにより切断する方法等により修正す
る。
を設けておき、ヒユーズを電気的に溶断又は低抵抗化す
る方法とか、レーザにより切断する方法等により修正す
る。
等の方法が用いられていた。
しかしながら、■の場合、１乃至数カ所の不良のため、
その他の大部分の良品部分を廃棄する結果となり、大容
量化するに従って経済的に引き合わなくなる。
その他の大部分の良品部分を廃棄する結果となり、大容
量化するに従って経済的に引き合わなくなる。
また、■の場合、欠陥部分を大目に考慮することとなり
、余分な部分が結果として生じることになる。
、余分な部分が結果として生じることになる。
又、８荷時、素子に欠陥がない場合でも、市場に出てか
ら不良が発生したり、ＲＯＭのデータネ良やプログラム
の虫が発見され、しかも、数個の素子にわたる場合があ
る。このような時、従来の方法では不良品を廃棄して良
品と交換するしか方法がなく、手間もかかり、不経済で
あった。
ら不良が発生したり、ＲＯＭのデータネ良やプログラム
の虫が発見され、しかも、数個の素子にわたる場合があ
る。このような時、従来の方法では不良品を廃棄して良
品と交換するしか方法がなく、手間もかかり、不経済で
あった。
この事は、記憶素子の容量が増大化するに伴い顕著なも
のとなる。
のとなる。
〈発明の目的・概要〉
本発明は上記の問題点を解決することを目的と−してな
されたものであり、記憶素子の誤り部分或いは欠陥部分
はそのままにして、これとは別個に訂正・修正を要する
番地とデータを記憶する記憶素子を設け、これと電気的
に置き換えることによシ、上記従来の問題点の改善をは
かったものである。
されたものであり、記憶素子の誤り部分或いは欠陥部分
はそのままにして、これとは別個に訂正・修正を要する
番地とデータを記憶する記憶素子を設け、これと電気的
に置き換えることによシ、上記従来の問題点の改善をは
かったものである。
〈実施例〉
図に本発明の一実施例を示す。
二点鎖線により囲まれたＲＯＭＩのブロックを欠陥個所
を有したＲＯＭ素子とする。Ａ１〜Ａｉはアドレス信号
、Ｄ１〜Ｄ１はデータ信号、Ｃ５Ｉ。
を有したＲＯＭ素子とする。Ａ１〜Ａｉはアドレス信号
、Ｄ１〜Ｄ１はデータ信号、Ｃ５Ｉ。
Ｃ８２，Ｃ５３，Ｃ５ＲはＲＯＭＩを選択する信号であ
る。Ａ１〜Ａｉより、欠陥個所でないアドレス信号が入
力されると、アドレス・デコーダＡＤ１により番地が選
択されて、メモリ・マトリクスＭ Ｍ 、１に書き込ま
れたデータが、３−ステート・アウトプット・バッファ
ＯＢＩよシ出カされる。
る。Ａ１〜Ａｉより、欠陥個所でないアドレス信号が入
力されると、アドレス・デコーダＡＤ１により番地が選
択されて、メモリ・マトリクスＭ Ｍ 、１に書き込ま
れたデータが、３−ステート・アウトプット・バッファ
ＯＢＩよシ出カされる。
一方、一点鎖線により囲まれたＲＯＭＩ［のブロックは
、ＲＯＭＩの欠陥個所の動作を禁止して、正常なデータ
を送出する訂正・修正用ＲＯＭ素子である。
、ＲＯＭＩの欠陥個所の動作を禁止して、正常なデータ
を送出する訂正・修正用ＲＯＭ素子である。
ＲＯ１４ｍのアドレス・デコーダＡＤ２の部分及゛びメ
モリ・マトリクスＭＭ２の部分には、ＲＯＭＩの欠陥個
所に相当する部分が、それぞれプログラムサれている。
モリ・マトリクスＭＭ２の部分には、ＲＯＭＩの欠陥個
所に相当する部分が、それぞれプログラムサれている。
欠陥個所に相当するアドレス信号Ａ１〜Ａｉが入力され
ると、この番地に相当するデータＤ１〜Ｄ１が、メモリ
・マトリクスＭＭ２よシ３−ステート・アウトプット・
バッファＯＢ２を通して送出される。一方、この時、ア
ドレス・デコーダＡＤ２より出力される番地信号ａ１〜
ａｎのうち、いずれか１つが出力されるため、Ｃ５Ｒ信
号は出力されないことになる。このため、ＲＯＭＩは動
作せず、正常なデータがＲＯＭｎよシ送出される。
ると、この番地に相当するデータＤ１〜Ｄ１が、メモリ
・マトリクスＭＭ２よシ３−ステート・アウトプット・
バッファＯＢ２を通して送出される。一方、この時、ア
ドレス・デコーダＡＤ２より出力される番地信号ａ１〜
ａｎのうち、いずれか１つが出力されるため、Ｃ５Ｒ信
号は出力されないことになる。このため、ＲＯＭＩは動
作せず、正常なデータがＲＯＭｎよシ送出される。
なお、ＲＯＭｎは、訂正・修正すべきアドレス範囲が少
なければ、小容量のメモリですむため、メモリをすべて
交換する方法にくらべ無駄がない。
なければ、小容量のメモリですむため、メモリをすべて
交換する方法にくらべ無駄がない。
また、訂正・修正すべきアドレス範囲が一個所でなく、
複数あっても、この方式で可能なことは言うまでもない
。
複数あっても、この方式で可能なことは言うまでもない
。
上記実施例はＲＯＭの場合であったが、ＲＡ Ｍの場合
でも同様の構成により、欠陥部分の鯵正が可能なもので
ある。
でも同様の構成により、欠陥部分の鯵正が可能なもので
ある。
〈発明の効果〉
（１）誤り部分或いは欠陥部分以外の良品部分が生かせ
るため、記憶素子の容量が増大するに従い、より経済的
となる。
るため、記憶素子の容量が増大するに従い、より経済的
となる。
（２）市場に出てからの不良発′生等に対する対応が、
簡単に、しかも効率よく達成される。
簡単に、しかも効率よく達成される。
（３）データ部分のみの欠陥だけでなく、アドレス部分
の欠陥をも一定の範囲内で救済可能である。
の欠陥をも一定の範囲内で救済可能である。
〜は、一本発明の一実施例の構成を示すブロック図であ
る。 符号の説明 Ｒ，ＯＭＩ：欠陥個所を有するＲ ＯＭ素子、ＲＯＭＩ
Ｉ：訂正・修正用ＲＯＭ素子、・Ｃ５Ｒ：ＲＯＭＩ選択
信号。
る。 符号の説明 Ｒ，ＯＭＩ：欠陥個所を有するＲ ＯＭ素子、ＲＯＭＩ
Ｉ：訂正・修正用ＲＯＭ素子、・Ｃ５Ｒ：ＲＯＭＩ選択
信号。
Claims (1)
- １、ＲＯＭ又はＲＡＭのデータ誤９部分或いは欠陥部分
を訂正・修正するために、訂正・修正を要する記憶素子
はそのままにし、これとは別個に、訂正・修正を要する
個所とデータを記憶する記憶素子を設け、これより所望
のデータを得ると同時に、これより生成される訂正・修
正個所の禁止信号により、上記データ誤り部分或いは欠
陥部分の動作を禁止するようにしたことを特徴とする、
メモリの誤り部分或いは欠陥部分の訂正・修正回路方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59016767A JPS60160100A (ja) | 1984-01-30 | 1984-01-30 | メモリの誤り部分或いは欠陥部分の訂正・修正回路方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59016767A JPS60160100A (ja) | 1984-01-30 | 1984-01-30 | メモリの誤り部分或いは欠陥部分の訂正・修正回路方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60160100A true JPS60160100A (ja) | 1985-08-21 |
Family
ID=11925365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59016767A Pending JPS60160100A (ja) | 1984-01-30 | 1984-01-30 | メモリの誤り部分或いは欠陥部分の訂正・修正回路方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60160100A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0221500A (ja) * | 1988-07-08 | 1990-01-24 | Hitachi Ltd | 欠陥救済用の冗長回路を有する半導体メモリ |
| JPH0254500A (ja) * | 1988-08-19 | 1990-02-23 | Toshiba Corp | 半導体メモリセル |
| JPH02201800A (ja) * | 1989-01-31 | 1990-08-09 | Fujitsu Ltd | 半導体記憶装置 |
| JPH02210696A (ja) * | 1989-02-09 | 1990-08-22 | Fujitsu Ltd | 半導体記憶装置 |
-
1984
- 1984-01-30 JP JP59016767A patent/JPS60160100A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0221500A (ja) * | 1988-07-08 | 1990-01-24 | Hitachi Ltd | 欠陥救済用の冗長回路を有する半導体メモリ |
| JPH0254500A (ja) * | 1988-08-19 | 1990-02-23 | Toshiba Corp | 半導体メモリセル |
| JPH02201800A (ja) * | 1989-01-31 | 1990-08-09 | Fujitsu Ltd | 半導体記憶装置 |
| JPH02210696A (ja) * | 1989-02-09 | 1990-08-22 | Fujitsu Ltd | 半導体記憶装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0579366B1 (en) | Redundancy circuits for semiconductor memory devices | |
| US9852813B2 (en) | Methods, apparatus, and systems to repair memory | |
| US5355339A (en) | Row redundancy circuit of a semiconductor memory device | |
| US7486577B2 (en) | Repair circuit and method of repairing defects in a semiconductor memory device | |
| JPS6132707B2 (ja) | ||
| US6205063B1 (en) | Apparatus and method for efficiently correcting defects in memory circuits | |
| KR100370232B1 (ko) | 결함 셀을 리던던시 셀로의 대체를 반복 수행할 수 있는 리던던시 회로 | |
| KR950015398A (ko) | 더블로우디코오더를 가지는 반도체 메모리 장치에서의 로우리던던시회로 및 방법 | |
| US8238177B2 (en) | Integrated circuit | |
| JPS62250600A (ja) | 半導体集積回路装置 | |
| KR100404016B1 (ko) | 집적 메모리의 결함 메모리 셀을 수리하기 위한 방법 | |
| JPS60160100A (ja) | メモリの誤り部分或いは欠陥部分の訂正・修正回路方式 | |
| US6038179A (en) | Multiple repair size redundancy | |
| US5867435A (en) | Fault repair method for a memory device | |
| JPH04222998A (ja) | 半導体メモリ装置 | |
| KR20000077319A (ko) | 반도체 메모리를 테스트하기 위한 방법 및 테스트디바이스를 가진 반도체 메모리 | |
| JP2001110196A (ja) | 半導体メモリ装置 | |
| JPH1116385A (ja) | 半導体記憶装置 | |
| JP2003100094A (ja) | 半導体記憶装置 | |
| JP3660804B2 (ja) | 半導体メモリのための冗長回路 | |
| JPH04192198A (ja) | 冗長回路 | |
| JP2000298997A (ja) | 半導体メモリ装置、データ設定方法および装置、情報記憶媒体 | |
| JPS6130360B2 (ja) | ||
| US6985390B2 (en) | Integrated memory circuit having a redundancy circuit and a method for replacing a memory area | |
| KR100266624B1 (ko) | 메모리 리던던시 회로 |