JPS60160073A - 故障診断機能を有するデイジタルデ−タ処理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は、ディジタルデータレコーダのプロセッサに
使用して好適な故障診断機能を有Ｔるディジタルデータ
処理回路である。

「背景技術とその問題点」 ディジタルデータレコーダでは、記録データ又は再生デ
ータを処理するために、多くのディジタル回路を用いて
おり、関連する複数のディジタル回路が同一基板上に実
装され、全体として例えば２０枚の回路基板が使用ぎｎ
る。データレコーダの動作に異常が生じた時には、ユー
ザー自身が故障箇所を調べることができず、データレコ
ーダが使用不可能な状態が長時間にわたって生じる問題
点があった。

「発明の目的」 この発明の目的は、故障診断を簡単に行なうことができ
るディジタルデータ処理回路を提供することにある。

「発明の概要」 この発明は、被診断回路の複数の診断パスのうちで所望
のものを選択する信号を発生ずる手段と。

診断用のディジタル信号を発生Ｔる手段と１選択ざｎた
診断パス及び診断用のディジタル信号から期待値信号を
発生Ｔる手段と１選択ざｎた診断バス及び診断用のディ
ジタル信号に対応する期待値信号を発生する手段と１診
断パスを介さｎた診断用のディジタル信号と期待値信号
を比較し１診断バスの異常を検出する手段とを備えた故
障診断機能を有するディジタルデータ処理回路である。

「実施例」 以下、この発明をディジタルデータレコーダに適用した
一実施例について説明する。この一実施例の全体の構成
を示す第１図において、１がアナログデータが供給Ｅ　
ｎ、　７＋Ａ／Ｄコンバータを示Ｔ０Ａ／Ｄコンバータ
１には、外部クロックＣＫＷが供給Ｆｒｙ、　１サンプ
ルが例えば８ビツトのディジタルデータが’／Ｄコンバ
ータ１からバッファメモリ２に入力ざｎる。Ａ／Ｄコン
バータ１の出力データは。

外部クロックＣＫＷによってバッファメモリ２に書込ま
ｎると共に、データレコーダの内部のクロック発生回路
３からのシステムクロックＣＫＳによって、バッファメ
モリ２から読出ざｎる。外部のクロックＣＫＷは、温度
によるドリフトが生じないように、良く管理ざｎた高精
度のものである。バッファメモリ２から読出ぎｎたディ
ジタルデータが冗長コード発生回路４に供給ＦｌｒＬる
。

５は、インターフェースを示す。インターフェース５は
、コントロールワードを記録時に発生し。

このコントロールワードが冗長コード発生回路４に供給
ＦＥｎる。インターフェース５内には、小容量のメモリ
及びバッファメモリ２のアドレスを制御するアドレスコ
ントローラが設けらちでいる。

インターフェース５は、記録動作と無関係に外部のホス
トコンピュータがらのデータ例えばグラフィックスデー
タ２バツフアメモリ２に貯えたり。

入カディジタルデータ企バッファメモリ２からホストコ
ンピュータに引上げる際の仲介役としても働く。

冗長コード発生回路４は２回転ヘッドの１回の走査で記
録Ｅｎ６１スキャンの長さを単位として。

データの順序を元のものと異なるものに変換Ｔるシャフ
リングを行なうと共に、このシャ７リングサｒした１ス
キヤンのデータに対しエラー訂正符号の符号化を行なう
ものである。エラー訂正符号としては１例えば積符号で
、その縦方向及び横方向の各エラー訂正符号としてリー
ドソロモン符号を用いたものを適用することができる。

記録データのブロックアドレス及び識別データも、冗長
コード発生回路４で形成ざｎ、記録データの１プロ１ソ
ｑ毎に挿入ぎｎる。

冗長コード発生回路４の出力データがエンコーダ６に供
給ぎｎる。エンコーダ６は、記録データのチャンネルエ
ンコーディング及びブロック同期１Ｍ号の挿入を行ない
、エンコーダ６の出力には。

４チヤンネルに分けらｎた記録データが取り出ぎｎる。

チャンネルエンコーディングとしては１例えば１サンプ
ル８ビツトを１サンプル９ビツトに変換する（８−９）
変換を用いることができる。

エンコーダ６の各チャンネルの出力が記録アンプ７Ａ、
γＢ、７Ｃ，７Ｄ及び回転トランス（図示せず）を介し
て回転ヘッド８　Ａ、　８　Ｂ＊　８　ｃ　。

８Ｄに供給ざｎ、磁気テープ９に記録ぎｎる。上述のバ
ッファメモリ２又はインターフェース５のメモリから読
出ざｎたディジタルデータの処理ハ。

システムクロックＣＫＳによってなぎｎる。

第２図は、この一実施例における磁気テープ９の記録パ
ターンを示Ｔ０回転ヘッド８Ａ＊　ＢＢ。

８０．８Ｄ４′ｉ、テープ案内ドラムに巻付けらｎた磁
気テープ９を下側から上側に向かって斜めに走査し、１
回のスキャンで並行する４本のトラック１０Ａ、１０Ｂ
、Ｉ　ＯＣ，１０Ｄが形成Ｅｎる〇磁気テープ９の長手
方向に沿ってオーディオトラック１１Ａ、１１Ｂ、ＩＩ
Ｃとコントロールトラック１１Ｄとが設けられている。

オーディオトラック１１Ｃには、１フレーム毎に１ずつ
歩進し。

各トラック毎に異なる番号とぎｎたシーケンス番号が記
録ざｎ、コントロールトラック１１Ｄには。

サーボ用の信号が記録キ２する。

データの処理は、１スキヤンのデータを単位としてなさ
れる。第３図Ａは、冗長コード発生回路４から出力ざｎ
る１スキヤンの記録データを示す。

１スキヤンには、０番目がら５１１番目までの５１２ブ
ロツクが含まれている。５１２ブロツクのうちで、３２
ブロツクが冗長コードであり、２ブロックがコントロー
ルワードであり、４７８ブロツクがディジタルデータで
ある。コントロールワードは、シーケンス番号、１スキ
ヤンの期間の入力データ数を示すデータサイズ信号、ユ
ーザーズコードからなる１ブロツクのもので、同一のも
のが２ブロツクとして２重記録されている。この５１２
ブロツクの記録データが４本のトラックにデータレート
をＩ／４におとぎｎて記録ぎｎる。第３図Ｂに示すよう
に、１ブ四ツクは、４パイトノＣＲＣコード（巡回コー
ドの一種でエラー検出用の冗長コード）を含む１２８バ
イトのものである。

各ブロックの先頭には、エンコーダ６において。

第３図Ｃに示すような２バイトのブロック同期信号５Ｙ
ＮＣ及び２バイトのブロックアドレスＡＤ及び識別信号
ＩＤが付加ざｎる。

オーディオトラック１１ｃには、ＳＭＰＴＥタイＡ　：
ｆｆ　＋　）−が記録すれ、このタイムコードのユーザ
ーズビットがシーケンス番号及びテープマークのために
用いられる。第４図は、この一実施例のテープフォーマ
ットを示Ｔもので、磁気テープ９の記録区間の最初０こ
、ディレクトリ−が記録ぎわでいる。ディレクトリ−に
は、磁気テープ９に記録ＦＱでいるファイルの情報例え
ばデータの名前。

人の名前、スタート位置のシーケンス番号及びエンド位
置のシーケン子番号が記録ぎｎる０こ、のディレクトリ
−の後に、複数のファイルが記録ざｎる。１個の乙アイ
ルの先頭にヘッダが挿入ざし。

このヘッダの後に複数のブロック化Ｅ　ｎたディジタル
信号が記録される。ヘッダには、そのファイルのブロッ
ク（このブロックは、複数のスキャンからなるものであ
る。）に関する情報が記録されている。オーディオトラ
ンクｉ　ｔ　ｃｃこ記録ざｎるテープマークとして、磁
気テープ９の記録区間の最初を示ＴＢＯＴ、ファイルの
先頭を示すＢＯＦ。

ブロックの先頭を示すＢＯＢ、プロツクの終端を示ＴＥ
ＯＢ、７アイルの終端を示ＴＥＯＦが用いられる。

磁気チー１９から回転ヘッド８ｐ、、８Ｂ、８Ｃ。

８Ｄにより再生ｐｎた信号が回転トランス（図示せず）
及び再生アン７１２Ａ、１２Ｂ、１２Ｃ。

１２Ｄｑ夫々介してＰＬＬ回路１３に供給ざｒＬ。

ＰＬＬ回路１３により、各トラックの再生データからり
ロックが抽出ぎれる。ＰＬＬ回路１３の出力がデコーダ
１４に供給ぎｎる。デコーダ１４は、ブロック同期信号
を抽出Ｔる回路１時間軸変動を除去するＴ　Ｂ　Ｃ、’
、チャンネルデコーダなどを有し、デコーダ１４の出力
には、１チヤンネルに戻ざｎた再生データが得られる。

この再生データがエラー訂正回路１５に供給される。

エラー訂正回路１５は、データの配列を元の順序に次子
ディシャフリング回路と縦方向及び横方向のエラー訂正
′？ｉ−２回ずつ行なう訂正回路とからなる。このエラ
ー訂正回路１５の出力には、各サンプルデータごとに１
ビツトのエラーフラッグが付加だｒした再生ディジタル
データが取り出さｎ。

バッファメモリ１６及びインターフェース１７に供給さ
れる。エラーフラッグは、エラーが検出されない又はエ
ラーが訂正さｎたサンプルデータの場合に低レベルとな
り、これと逆のサンプルデータ即ちエラーを含むサンプ
ルデータの場合に高レベルとなるものである。再生デー
タのうちで、エラーフラックカ低しヘル即ち有効なサン
プル７’　−タがバッファメモリ１６及びインターフェ
ース１７のメモリに書込まれる。バッファメモリ１６に
は、ディジタルデータが書込まれ、インターフェース１
７のメモリには、コントシールワードが書込まれる。

コノ書込ミロ。クロック発生回路３がらのシステムクロ
ックＣＫＳによってなざｎる〇一方、バッファメモリ１
６及びインターフェース１７のメモリの読出しは、外部
クロックＣＫＨによって行なゎｎる。インターフェース
１７には、バッファメモリ１６のアドレスをコントロー
ルするアドレスコントリーラが設けらｎている。バッフ
ァメモリ１６から読出された再生ディジタルデータがＤ
／。

Ｏ’７　）＜　−タｉ　８に供給ぎれ、外部クロックＣ
ＫＲによってアナログデータに変換ざｎて出力ざｎる。

この外部クロックＣＫＲは、記録時に用いられた外部ク
ロックＣＫＷと同一のものであって、良ズ管理　゛され
たきわめて安定なりロック信号である。また。

外部クロックＣＫＲ，ＣＫＷは、１スキヤンのデータを
処理する時に、バッファメモリ２及びノくラフアメモリ
１６において、オーバーフローが生じないように、シス
テムクロックＣＫＳより低い周波数のものである０ インターフェース１７は、再生時にコントロールデータ
を取り込むと共に、ユーザーが指定したシーケンス番号
と一致するシーケンス番号の再生データをホストコンピ
ュータに引上げる際の仲介役として働く。１９は、記録
側及び再生側のデータの処理を行なう上述せるプロセッ
サ内に設けらｎたマイクロプロセッサを示し、このマイ
クロプロセッサ１９とインターフェース５及び１７の間
にデータ及びアドレスバス２０が設けらｎている０２１
は、この一実施例のシステムコントローラを示し、シス
テムコントローラ２１とマイクロプロセッサ１９との間
にデータ及びアドレスバス２２が設けらｒＬ、更に、シ
ステムコントローラ２１は、ホストコンピュータ（図示
せず）と接続ざｎている。システムコントローラ２１に
は、マイクロプロセッサ２３が設けらｌｎ、マイクロプ
ロセッサ２３と関連してキーパネル２４が設けらｎてい
る。更に、システムコントローラ２１には。

ＣＲＴディスプレイ２５及びキーボード２６がマイクロ
プロセッサ２３と関連して設けられている。

システムコントローラ２１のキーパネル２４には。

データレコーダのテープ走行動作をリモートコントロー
ルＴるキー、コントロールワードを発生するキー、動作
モードを指定するキーなどが設けらｎている。システム
コントローラ２１からは、テープ走行動作の制御のため
のリモートコントリール信号が発生Ｔる。

前述のテープフォーマットにおけるディレクトリ−或い
はヘッダを記録するには、システムコントローラ２１の
マイクロプロセッサ２３側のプログラムにより書くべき
内容を決め、データ及びアドレスバス２２を介してマイ
クロプロセッサ１９に伝送する０このマイクロプロセッ
サ１９の１四グラムにより、その内容をインターフェー
ス５のメモリに書込み、更に、バッファメモリ２の適当
な領域にインターフェース５のメモリの内容を書、込む
。このようにして、ディレクトリ−或いはヘッダをバッ
ファメモリ２に書込んだ後に、システムコントローラ２
１のマイクロプロセッサ２３は。

データレコーダを制御し、記録したい場所をざがしこの
場所にバッファメモリ２の内容を記録する。

ディレクトリ−或いはヘッダの内容を変更したい時には
、まず、マイクロプロセッサ２３側のプログラムにより
、ディレクトリ−或いは目的とするヘッダの位置をざが
し、バッファメモリ１６にそのデータを貯え１次に、バ
ッファメモリ１６からインターフェース１７のメモリに
転送する。マイクロプロセッサ１９は、インターフェー
ス１７のメモリの内容を１バイトずつ読み出し、インタ
フェース５のメモリに転送し、そして、インターフェー
ス５のメモリの内容をバッファメモリ２に転送する。上
述の動作を複数回繰り返し、バッファメモリ１６からバ
ッファメモリ２への転送を終了する。そして、マイクロ
プロセッサ１９のプログラムにより、バッファメモリ２
の内容に削除或いは挿入を施し、変更を行なう。この変
更後のディレクトリ−或いはヘッダが磁気テープ９の目
的位置に記録ざｎる。

バッファメモリ２．１６に比べて、インターフェース５
．１７内のメモリは、小容量のメモリである。また、こ
ｎらのメモリは、ダイナミックＲＡＭにより構成さｒＬ
、システムクロックＣＫＳによって動作するものである
。

この発明の一実施例は、第１図における’／Ｄコンバー
タ１かう始まってＶＡコンバータ１８にまで至る信号系
路のうちで１回転ヘッド８Ａ〜８Ｄによる記録再生過程
を除くプロセッサの診断を行なうようにしている。

第５図において、３１は、このプロセッサを含む被診断
回路を示す。この被卿断回路３１には。

プロセッサの複数の回路基板と各回路基板の入力及び出
力のうちで何ｎかひとつを選択するセレクタが設けられ
ている。破線で囲んで示す３２は。

マイクロプロセッサ１９により制御ぎｎる診断回路であ
る。診断回路３２には、ＲＡＭ３３及び３４が設けらｎ
ているｏ　ＲＡＭ　３３及び３４には。

タイミングジェネレータ３５の出力に基いてアドレスカ
ウンタ３６で形成ぎ′ｒしたアドレスが供給ざｎる。

ＲＡＭ３３には、マイクロプロセッサ１９により発生ｐ
ｎた複数種類のテスト信号が書き込まｎており、ＲＡＭ
３４には、テスト信号の種類と診断するバスとに対応す
る期待値データがマイクロプロセッサ１９により形成ざ
ｎ、書込まｎている。

テスト信号としては、０〜２５５まで順次変化する８ビ
ツトのデータ系列　ＭＡ列などが用いらｎる。システム
コントローラ２１のキーパネル２４からテスト信号の種
類、測定バス、測定時間などを入力すると、マイクロブ
０モツサ１９及び２３により、被診断回路３１の診断バ
スが指定２ｒｔ。

この診断、バスに対して、ＲＡＭ３３から指定ざγした
テスト信号が入力ざｎ１診断バスを通って来たデータが
比較回路３７に供給ざｎる。

比較回路３７では、このデータとＲＡＭ３４がらの期待
値データとがリアルタイムで１サンプルごとに比較ＩＬ
両者の不一致の時にＨ（ハイレベル）となる比較出力が
比較回路３７から発生ずる。被診断回路３１の診断バス
を介されたデータがレジスタ３８に供給ｖｎ、ＲＡＭ３
４からの期待値データがレジスタ３９に供給ぎｎ、アド
レスカウンタ３６の出力がレジスタ４０に供給される◎
これらのレジスタ３Ｂ、３９．４０は、比較回路３７（
７）出力がＨの時の入力データを記憶するもので、レジ
スタ３８．３９．４０の出力がマイクロプロセッサ１９
に引き上げらｎる。

、指定Ｈｎた診断バスに異常があると、この診断パスを
通ったデータは１期待値データと一致しないエラーデー
タとなる。このエラーデータのエラーパターンがレジス
タ３８に書込まｎ、このエラーデータと対応Ｔる期待値
データがレジスタ３９に書込まｎ、エラーデータの生じ
たアドレスがレジスタ４０に書込まｎる。こわらのエラ
ー情報は。

計測時間が終了Ｔるか、又はエラーが発生した時点でマ
イクロプロセッサ１９により、ＣＲＴディスプレイ２５
の診断用グラフチャートに表示ざｎる。

このような診断動作を繰り返し１診断パスを次第に短か
くすることにより、被診断回路３１のうちで、異常な回
路基板を見出子ことができる。更にこの回路基板のどの
部分が異常であるかは、ＣＲＴディスプレイ２５に表示
ぎｎるエラー情報から特定することができる。

上述の診断動作は、システムコントローラ２１のキーパ
ネル２４のスイッチ操作により、テスト信号の切替１診
断バスの切替を行なうマニュアルモードに限らず、この
スイッチ操作と同様の動作２マイクロプロセツサ２３の
プログラムによって自動的に行なうようにしても良い。

「発明の効果」 この発明に依ｎば、テスト信号発生器１諺断パスを介ざ
ｎ　ｒ、＝信号の測定器などを別個に必要とせずに、簡
単に故障診断を行なうことができる。また、マイクロプ
ロセッサによりテスト信号の発生期待値１Ｈ号の発生を
行なうことにより、使用するテス）信号として、希望の
もの２設定できると共に、マイクロプロセッサによりｔ
ｈ　断動作ノ自動化を行なうことができる。

【図面の簡単な説明】

第１図はこの発明の一実施例の全体の構成を示Ｔブロッ
ク図、第２図及び第４図はこの発明の一実施例のテープ
パタｉンの説明に用いる路線図。 第３図はこの発明の一実施例の記録データの構成の説明
に用いる路線図、第５図はこの発明の一実施例の主要部
のブロック図である。 ２．１６・・・・・・バッファメモリ、５．１７・・・
・・・インターフェース、９・・・・・・磁気テープ、
１９゜２３・・・・・・マイクロプロセッサ、２１・・
・・・・システムコントローラ、３１・・・・・・被診
断回路、３２・・・・・・診断回路、３３・・・・・・
テスト信号発生用のＲＡＭ　。 ３４・・・・・・期待値データ発生用のＲＡＭ、３７・
・・・・・比較回路。 代理人　杉　浦　正　知

Claims (1)

【特許請求の範囲】
1. 被診断回路の複数の診断パスのうちで所望のものご選択
   する信号を発生する手段と１診断用のディジタル信号ご
   発生ずる手段と１選択ざｎた上記診断パス及び上記診断
   用のディジタルＭ号カラ期待値信号を発生する手段と、
   上記選択された診断パス及び上記診断用のディジタル信
   号に対応する期待値信号を発生する手段と、上記診断パ
   スを介２ｎた上記診断用のディジタル信号と上記期待値
   信号を比較し、上記診断パスの異常を検出する手段とを
   備えた故障診断機能２有するディジタルデータ処理回路
   。