JPS60159930A - デイスプレイ装置 - Google Patents
デイスプレイ装置Info
- Publication number
- JPS60159930A JPS60159930A JP59014217A JP1421784A JPS60159930A JP S60159930 A JPS60159930 A JP S60159930A JP 59014217 A JP59014217 A JP 59014217A JP 1421784 A JP1421784 A JP 1421784A JP S60159930 A JPS60159930 A JP S60159930A
- Authority
- JP
- Japan
- Prior art keywords
- data
- refresh memory
- display
- address
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
Landscapes
- Engineering & Computer Science (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、データなりフレッシュメキリに蓄えた後、こ
れをビデオ信号として表示器に送り、これを表示するデ
ィスプレイ装置に関する。
れをビデオ信号として表示器に送り、これを表示するデ
ィスプレイ装置に関する。
第１図は従来この種のディスプレイ装置の一例を示した
ブロック図である。す７レツシエメモリ書込みコントロ
ーラ１はデータ・ドライバ３Ａ、３Ｂ及びアドレスセレ
クタ４Ａ、４Ｂを介してデータとアドレスを送り、リフ
レッシュメモリ５人、５Ｂの書込みアクセスする。表示
コントローラ２はアドレスセレクタ４Ａ、４Ｂを介して
アドレスを送り、リフレッシュメモリ５Ａ、５Ｂの読出
しアクセスする。リフレッシュメモリ５人に蓄積された
データはぺ２レルシリアル変換回路及びビデオドライバ
６Ａによってビデオ信号に変換され、これが表示器７Ａ
に送られてここで表示される。リフレッシュメモリ５Ｂ
に蓄積されたデータはパラレルシリアル変換回路及びビ
デオドライバ６Ｂによフてビデオ信号に変換され、これ
か表示器（ＣＲＴ等）フＢに送られてここで表示される
。
ブロック図である。す７レツシエメモリ書込みコントロ
ーラ１はデータ・ドライバ３Ａ、３Ｂ及びアドレスセレ
クタ４Ａ、４Ｂを介してデータとアドレスを送り、リフ
レッシュメモリ５人、５Ｂの書込みアクセスする。表示
コントローラ２はアドレスセレクタ４Ａ、４Ｂを介して
アドレスを送り、リフレッシュメモリ５Ａ、５Ｂの読出
しアクセスする。リフレッシュメモリ５人に蓄積された
データはぺ２レルシリアル変換回路及びビデオドライバ
６Ａによってビデオ信号に変換され、これが表示器７Ａ
に送られてここで表示される。リフレッシュメモリ５Ｂ
に蓄積されたデータはパラレルシリアル変換回路及びビ
デオドライバ６Ｂによフてビデオ信号に変換され、これ
か表示器（ＣＲＴ等）フＢに送られてここで表示される
。
す７レツシ島メモリ書込みコントローラ１は外部システ
ムから送られてきたデータをリフレッシュメモリ５ム又
は５Ｂに書込む動作を行なう。その際、アドレスセレク
タ４Ａ又は４Ｂはリフレッシュメそり書込み；ントロー
ラ１側をセレクトし、す７レツシ晶メモリ書込みコント
ルーラ１はこのアドレスセレクタ４人又は４Ｂを通して
リフレッシュメそすｓｈ又は５Ｂに書込むべきアドレス
を出力する。これと同時にメ屯り書込み読出し；ントロ
ーラｌは、データをデータドライバ３Ａ又は３Ｂを通し
てリフレッシ晶メモリ５人又は５Ｂに送り、前記アドレ
スによりて指定される番地に前記データを順次書込む。
ムから送られてきたデータをリフレッシュメモリ５ム又
は５Ｂに書込む動作を行なう。その際、アドレスセレク
タ４Ａ又は４Ｂはリフレッシュメそり書込み；ントロー
ラ１側をセレクトし、す７レツシ晶メモリ書込みコント
ルーラ１はこのアドレスセレクタ４人又は４Ｂを通して
リフレッシュメそすｓｈ又は５Ｂに書込むべきアドレス
を出力する。これと同時にメ屯り書込み読出し；ントロ
ーラｌは、データをデータドライバ３Ａ又は３Ｂを通し
てリフレッシ晶メモリ５人又は５Ｂに送り、前記アドレ
スによりて指定される番地に前記データを順次書込む。
表示コントローラ２はリフレッシュメモリ５Ａ又は５Ｂ
に蓄積されたデータを読出す動作を行なう。その際、ア
ドレスセレクタ４Ａ又は４Ｂは表示コントローラ２側を
セレクトし、表示；ントローラ２はこのアドレスセレク
タ４Ａ又は４Ｂを通してリフレッシュメそり５Ａ又は５
Ｂに読出すべきデータのアドレスし、リフレッシ晶メモ
リ５人又は５Ｂからデータを読出す。読出されたデータ
はパラレルシリアル変換回路及びビデオドライバ６八又
は６Ｂに送られ、こ仁でビデオ信号に変換された後、こ
のビデオ信号は表示器７人、又は７Ｂに送られてここで
表示される。
に蓄積されたデータを読出す動作を行なう。その際、ア
ドレスセレクタ４Ａ又は４Ｂは表示コントローラ２側を
セレクトし、表示；ントローラ２はこのアドレスセレク
タ４Ａ又は４Ｂを通してリフレッシュメそり５Ａ又は５
Ｂに読出すべきデータのアドレスし、リフレッシ晶メモ
リ５人又は５Ｂからデータを読出す。読出されたデータ
はパラレルシリアル変換回路及びビデオドライバ６八又
は６Ｂに送られ、こ仁でビデオ信号に変換された後、こ
のビデオ信号は表示器７人、又は７Ｂに送られてここで
表示される。
上記のような従来のディスプレイ装置では、メモリ書込
み読出しコントローラ１及び表示コントローラ２等の制
御部に、表示器７Ａ、７Ｂが取付けであるだけの装置で
あり、単に外部システムから送られてきたイメージデー
タな表示するだけの゛機能しかなかりた。しかも、リフ
レッシェメモリ５Ａに蓄積されたデータは表示器７Ｂに
は表示できず、また表示器を多数設けること等もできす
、装置としての自由度は非常に限定されたものであった
。
み読出しコントローラ１及び表示コントローラ２等の制
御部に、表示器７Ａ、７Ｂが取付けであるだけの装置で
あり、単に外部システムから送られてきたイメージデー
タな表示するだけの゛機能しかなかりた。しかも、リフ
レッシェメモリ５Ａに蓄積されたデータは表示器７Ｂに
は表示できず、また表示器を多数設けること等もできす
、装置としての自由度は非常に限定されたものであった
。
本発明の目的は、上記の欠点に鑑み、複数の画面を有し
、且つ各画面で表示する内容は任意に選択することがで
き、並びに各画面を任意の場所に設置し得るディスプレ
イ装置を提供することにある。
、且つ各画面で表示する内容は任意に選択することがで
き、並びに各画面を任意の場所に設置し得るディスプレ
イ装置を提供することにある。
本発明は、画面データを作成し且？作成した画面データ
を送信する１台の制御装置に、表示するデータを選択し
て表示器に選択したデータを表示する表示装置を送信デ
ータラインを介し【複数台接続した構成のディスプレイ
装置を採用することにより、上記目的を達成するもので
ある。
を送信する１台の制御装置に、表示するデータを選択し
て表示器に選択したデータを表示する表示装置を送信デ
ータラインを介し【複数台接続した構成のディスプレイ
装置を採用することにより、上記目的を達成するもので
ある。
以下本発明の一実施例を図面に従って説明する。
第２図は本発明のディスプレイ装置の一実施例を示した
ブロック図である。画面データ作成及び送信制御部（制
御装置１ｔ）１０はデータライン２０を介して複数台の
受信及び表示制御部（表示装置ン３０−１〜３０−ｎが
接続されている。
ブロック図である。画面データ作成及び送信制御部（制
御装置１ｔ）１０はデータライン２０を介して複数台の
受信及び表示制御部（表示装置ン３０−１〜３０−ｎが
接続されている。
第３図は第２図に示した画面データ作成及び送信制御ｇ
ｉｏの詳細構成例を示したブロック図である。データ作
成及びリフレッシュメモリ書込み＝ントローラ１１はア
ドレスセレクタ１３を通し″ｃｍ数枚のりフレッシェメ
モリ１２に書込みアドレスを送り、データをリフレッシ
ユメ化り１２に書込む。リフレッシュメモリ読出し及び
データ送信コントローラ１４はアドレスセレクタ１３を
通して読出しアドレスを送り、リフレッシェメモリ１２
からデータを読出す。続出されたデータは送信データ発
生部、ｉｓＫ送られる。送（ａｔデータ発生部１５はリ
フレッシュメモリ読出し及びデータ送信コントローラ１
４の制御によりす７レツシエメモリ１２から読出された
データをデータドライバ１６を介して第２図に示したデ
ータライン２０に送信する。
ｉｏの詳細構成例を示したブロック図である。データ作
成及びリフレッシュメモリ書込み＝ントローラ１１はア
ドレスセレクタ１３を通し″ｃｍ数枚のりフレッシェメ
モリ１２に書込みアドレスを送り、データをリフレッシ
ユメ化り１２に書込む。リフレッシュメモリ読出し及び
データ送信コントローラ１４はアドレスセレクタ１３を
通して読出しアドレスを送り、リフレッシェメモリ１２
からデータを読出す。続出されたデータは送信データ発
生部、ｉｓＫ送られる。送（ａｔデータ発生部１５はリ
フレッシュメモリ読出し及びデータ送信コントローラ１
４の制御によりす７レツシエメモリ１２から読出された
データをデータドライバ１６を介して第２図に示したデ
ータライン２０に送信する。
第４図は第２図に示した受信及び表示制御部３Ｏ−１（
３Ｇ−２〜３０−ｎも同じンの詳細構成例を示したブロ
ック図である。第２図のデータライン２０を伝送されて
きたデータはデータ受信部３１によって受信さ些る。受
信されたデータはデータラッチ回路３２によって一旦ラ
ッチされる。ラッチされたデータは書き込みコントロー
ラ３３に送られ、ここで受信したデータが表示すべきデ
ータであると判断されると、書込みコントローラ３３は
アドレスセレクタ３４を通して書込みアドレスをリフレ
ッシュメモリ３５に出力して、データラッチ３２にラッ
チされたデータをリフレッシュメモリ３５に書込む。表
示コントローラ３６は読出しアドレスをアドレスセレク
タ３４ｙ！−介してす７レツシエメそす３５に出力して
、リフレッシュメモリ３５に蓄積されたデータを読出す
。読出されたデータはパラレルシリアル変換回路及びビ
デオドライバ３７によってビデオ信号に変換され、それ
が表示器３８に送られて表示される。
３Ｇ−２〜３０−ｎも同じンの詳細構成例を示したブロ
ック図である。第２図のデータライン２０を伝送されて
きたデータはデータ受信部３１によって受信さ些る。受
信されたデータはデータラッチ回路３２によって一旦ラ
ッチされる。ラッチされたデータは書き込みコントロー
ラ３３に送られ、ここで受信したデータが表示すべきデ
ータであると判断されると、書込みコントローラ３３は
アドレスセレクタ３４を通して書込みアドレスをリフレ
ッシュメモリ３５に出力して、データラッチ３２にラッ
チされたデータをリフレッシュメモリ３５に書込む。表
示コントローラ３６は読出しアドレスをアドレスセレク
タ３４ｙ！−介してす７レツシエメそす３５に出力して
、リフレッシュメモリ３５に蓄積されたデータを読出す
。読出されたデータはパラレルシリアル変換回路及びビ
デオドライバ３７によってビデオ信号に変換され、それ
が表示器３８に送られて表示される。
次に本実施例の動作について説明する。画面データ作成
及び送信制御部ｌＯは、外部システムから送られてくる
データを受取ると、画面データ作成及びす７レツシユメ
そり書込みコントローラ１１で画面データを作成し、こ
れをリフレッシュメモリ１２に誓込む。リフレッシュメ
そす１２は数面面分あり、どの画面用のりフレッシェメ
モリに書くかは、画面データ作成及びリフレッシュメモ
リ書込みコントローラ１１が指定するメモリアドレスに
よって選択され、該当のリフレッシュメモリに書込まれ
る。リフレッシュメモリの読出１，９イミンク時、リフ
レッシュメモリ読出し及びデータ送信コントローラ１４
はアドレスセレクタ１３を介してリフレッシュメモリの
読出しアドレスを送る。またリフレッシュメモリ読出し
及びデータ送信コントローラ１４は第５図に示した如く
画面番号５１とライン番号５２を送信データ発生部１５
に送出する。なお、１回の送信で１画面分の送信を行な
５構成の装置ではライン番号５２は不賛となる。送信デ
ータ発生部１５は、先ずリフレッシュメモリ読出し及び
データ送信コントローラ１４から（る画面番号５１、ラ
イン番号５２をデータドライバ１６に送り、次にリフレ
ッシュメモリ１２から来るデータ５３をデータドライバ
１６に送る。
及び送信制御部ｌＯは、外部システムから送られてくる
データを受取ると、画面データ作成及びす７レツシユメ
そり書込みコントローラ１１で画面データを作成し、こ
れをリフレッシュメモリ１２に誓込む。リフレッシュメ
そす１２は数面面分あり、どの画面用のりフレッシェメ
モリに書くかは、画面データ作成及びリフレッシュメモ
リ書込みコントローラ１１が指定するメモリアドレスに
よって選択され、該当のリフレッシュメモリに書込まれ
る。リフレッシュメモリの読出１，９イミンク時、リフ
レッシュメモリ読出し及びデータ送信コントローラ１４
はアドレスセレクタ１３を介してリフレッシュメモリの
読出しアドレスを送る。またリフレッシュメモリ読出し
及びデータ送信コントローラ１４は第５図に示した如く
画面番号５１とライン番号５２を送信データ発生部１５
に送出する。なお、１回の送信で１画面分の送信を行な
５構成の装置ではライン番号５２は不賛となる。送信デ
ータ発生部１５は、先ずリフレッシュメモリ読出し及び
データ送信コントローラ１４から（る画面番号５１、ラ
イン番号５２をデータドライバ１６に送り、次にリフレ
ッシュメモリ１２から来るデータ５３をデータドライバ
１６に送る。
データドライバ１６は画面番号５１．ライン番号５２、
データ５３を第２図のデータライン２０に送り出す。
データ５３を第２図のデータライン２０に送り出す。
ここで、リフレッシュメモリ１２には第６図で示す如く
ドツトイメージの形でデータが入っており、これらデー
タの送信時は、図中Ｘ−Ｘ方向に上からライン１、ライ
ン２の順番にドツトイメージでデータが送り出されてい
く。
ドツトイメージの形でデータが入っており、これらデー
タの送信時は、図中Ｘ−Ｘ方向に上からライン１、ライ
ン２の順番にドツトイメージでデータが送り出されてい
く。
第２図の受信及び表示制御部３Ｏ−１（３０−２〜ｎも
向じ）は、第３図のデータドライバ１６からデータライ
ン２０を介して送られてくるデータをデータ受信部３１
で受信し、一旦データラッチ回路３２で受信したデータ
をラッチする。データラッチ回路３２はラッチしたデー
タ５２の画面番号５１及びライン番号５２をリフレッシ
ュメモリ書込みコントローラ３３に送る。リフレッシュ
メモリ書込みコントルーラ３３は送られてきた画面番号
５１のデータが取り込むべきデータであるかと５かを、
設定された画面番号と対照して判断し、取込むべきデー
タであれはデータラッチ回路３２から次に送られてくる
ライン番号５２のリフレッシュメモリアドレスに内部カ
ウンタをセットする。その後、リフレッシュメモリ書込
みコントローラ３３は、データラッチ回路３２にラッチ
されたデータをリフレッシュメモリ３５に書込むための
アドレスをアドレスセレクタ３４を通してリフレッシュ
メモリ３Ｂに出力すると共に、データラッチ回路３２に
ラッチされたデータをリフレッシュメモリ３５の該当ア
ドレスに咽゛込む。す７レツシニメモリ３５に畳込まれ
た第６図に示すようなドツトイメージのデータは表示コ
ントローラ３６がアドレスセレクタ３４を介してリフレ
ッシュメモリ３５に出力するアドレス信号に基づいて順
次読出される。読出されたデータはパラレルシリアル変
換及びビデオドライバ３７によってビデオ信号に変換さ
れた後表示器３８に送られここで表示される。
向じ）は、第３図のデータドライバ１６からデータライ
ン２０を介して送られてくるデータをデータ受信部３１
で受信し、一旦データラッチ回路３２で受信したデータ
をラッチする。データラッチ回路３２はラッチしたデー
タ５２の画面番号５１及びライン番号５２をリフレッシ
ュメモリ書込みコントローラ３３に送る。リフレッシュ
メモリ書込みコントルーラ３３は送られてきた画面番号
５１のデータが取り込むべきデータであるかと５かを、
設定された画面番号と対照して判断し、取込むべきデー
タであれはデータラッチ回路３２から次に送られてくる
ライン番号５２のリフレッシュメモリアドレスに内部カ
ウンタをセットする。その後、リフレッシュメモリ書込
みコントローラ３３は、データラッチ回路３２にラッチ
されたデータをリフレッシュメモリ３５に書込むための
アドレスをアドレスセレクタ３４を通してリフレッシュ
メモリ３Ｂに出力すると共に、データラッチ回路３２に
ラッチされたデータをリフレッシュメモリ３５の該当ア
ドレスに咽゛込む。す７レツシニメモリ３５に畳込まれ
た第６図に示すようなドツトイメージのデータは表示コ
ントローラ３６がアドレスセレクタ３４を介してリフレ
ッシュメモリ３５に出力するアドレス信号に基づいて順
次読出される。読出されたデータはパラレルシリアル変
換及びビデオドライバ３７によってビデオ信号に変換さ
れた後表示器３８に送られここで表示される。
本実施例によれば、１台の画面データ作成及び送信制御
ｓｌＯにデータライン２０を介して、受信及び表示制御
部３０−１〜３０−ｎを接続した構成とすることにより
、１台の画面データ作成及び送信制御部１０にて各受信
及び表示制御部３゜−１〜３０−ｎの表示器３８に表示
する画面を集中的にコントロールすることができ、画面
の数は受信及び表示制御部３０−１〜３０−ｎの数量を
増減することにより自由に設定することができる。
ｓｌＯにデータライン２０を介して、受信及び表示制御
部３０−１〜３０−ｎを接続した構成とすることにより
、１台の画面データ作成及び送信制御部１０にて各受信
及び表示制御部３゜−１〜３０−ｎの表示器３８に表示
する画面を集中的にコントロールすることができ、画面
の数は受信及び表示制御部３０−１〜３０−ｎの数量を
増減することにより自由に設定することができる。
また、受信及び表示制御部３０−１〜３０−ｎに表示す
べき画面番号を設定しておけば、表示側で画面を選択し
て表示することができる。勿論、受信及び表示制御部３
０−１〜３０−ｎの全てに同じ画面を表示することもで
きる。更に、データラ・ｆン２０を引き回して設置した
い場所に受信及び表示制御部３０−１〜３０−ｎを自由
に置くことができ、データ作成及び送４ｊ制御部１０か
らかなりの遠方にも受信及び表示制御部３０−１〜３〇
−ｎを設置することができる。また、画面データ作成及
び送信制御部１０のリフレッシュメモリ読出し及びデー
タ送信コントローラ１４のリフレッシュメそす読出し速
度や送信データ発生部１５の送信データ発生速度を制御
することにより、ラインメモリ２０を介して各受信及び
表示制御部３〇−１〜３０−ｎに送信する送信データの
速度をコントロールすることができる。
べき画面番号を設定しておけば、表示側で画面を選択し
て表示することができる。勿論、受信及び表示制御部３
０−１〜３０−ｎの全てに同じ画面を表示することもで
きる。更に、データラ・ｆン２０を引き回して設置した
い場所に受信及び表示制御部３０−１〜３０−ｎを自由
に置くことができ、データ作成及び送４ｊ制御部１０か
らかなりの遠方にも受信及び表示制御部３０−１〜３〇
−ｎを設置することができる。また、画面データ作成及
び送信制御部１０のリフレッシュメモリ読出し及びデー
タ送信コントローラ１４のリフレッシュメそす読出し速
度や送信データ発生部１５の送信データ発生速度を制御
することにより、ラインメモリ２０を介して各受信及び
表示制御部３〇−１〜３０−ｎに送信する送信データの
速度をコントロールすることができる。
以上記述した如（本発明によれば、１台の制御装置にデ
ータラインを介し【表示装置を複数台接続した構成を採
ることにより、複数の画面を有し、各画面で表示する内
容は任意に選択でき、且つ各画面を任意の場所に設置し
得る効果がある。
ータラインを介し【表示装置を複数台接続した構成を採
ることにより、複数の画面を有し、各画面で表示する内
容は任意に選択でき、且つ各画面を任意の場所に設置し
得る効果がある。
第１図は従来のディスプレイ装置の一例を示したブ目ツ
ク図、第２図は本発明のディスプレイ装置の一実施例を
示したブロック図、第３囚は第２図で示した画面データ
作成及び送信制御部の詳細構成例を示したブロック図、
集４図は第２図で示した受信及び表示制御部３０−１の
詳細構成例を示したブロック図、第５図は第３図で示し
た送信データ発生部で送信するデータ例を示した図、第
６図は第３図に示したリフレッシュメモリに書込まれる
データ例を示した図である。 １０・・・画面データ作成及び送信制御部１２．３５・
・・リフレッシュメモリ １５・・・送信データ発生部 ２０・・・データライン
３０−１〜３０−ｎ・・・受信及び表示制御部３８・・
・表示器 代理人 弁理士 則 近 憲 佑 （ほか１名〕
ク図、第２図は本発明のディスプレイ装置の一実施例を
示したブロック図、第３囚は第２図で示した画面データ
作成及び送信制御部の詳細構成例を示したブロック図、
集４図は第２図で示した受信及び表示制御部３０−１の
詳細構成例を示したブロック図、第５図は第３図で示し
た送信データ発生部で送信するデータ例を示した図、第
６図は第３図に示したリフレッシュメモリに書込まれる
データ例を示した図である。 １０・・・画面データ作成及び送信制御部１２．３５・
・・リフレッシュメモリ １５・・・送信データ発生部 ２０・・・データライン
３０−１〜３０−ｎ・・・受信及び表示制御部３８・・
・表示器 代理人 弁理士 則 近 憲 佑 （ほか１名〕
Claims (1)
- 複数枚のリフレッシュメモリを内蔵し、これらリフレッ
シュメモリにデータを書込み且つこれらリフレッシュメ
モリからデータを読み出して送信する制御装置と、この
制御装置から送出される画面番号、ライン番号および前
記データを伝送するデータラインと、データラインを伝
送されてきたデータを受信し、前記画面番号から表示す
べきであるか否かを判断し、ライン番号および前記デー
タを取込み内蔵のリフレッシュメモリに書込んだ後読み
出して内蔵の表示器に表示する゛複数台の表示装置とを
具備して成ることを特徴とす゛るディスプレイ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59014217A JPS60159930A (ja) | 1984-01-31 | 1984-01-31 | デイスプレイ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59014217A JPS60159930A (ja) | 1984-01-31 | 1984-01-31 | デイスプレイ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60159930A true JPS60159930A (ja) | 1985-08-21 |
Family
ID=11854913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59014217A Pending JPS60159930A (ja) | 1984-01-31 | 1984-01-31 | デイスプレイ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60159930A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62269989A (ja) * | 1986-02-13 | 1987-11-24 | 株式会社日立製作所 | 表示制御装置 |
| JPS6488583A (en) * | 1987-09-30 | 1989-04-03 | Yokogawa Medical Syst | Image processor |
| JPH0728436A (ja) * | 1993-07-07 | 1995-01-31 | Nippon Denshi Kagaku Kk | Ｃｒｔ画像二分割再生装置 |
-
1984
- 1984-01-31 JP JP59014217A patent/JPS60159930A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62269989A (ja) * | 1986-02-13 | 1987-11-24 | 株式会社日立製作所 | 表示制御装置 |
| JPS6488583A (en) * | 1987-09-30 | 1989-04-03 | Yokogawa Medical Syst | Image processor |
| JPH0728436A (ja) * | 1993-07-07 | 1995-01-31 | Nippon Denshi Kagaku Kk | Ｃｒｔ画像二分割再生装置 |
| JP2906208B2 (ja) * | 1993-07-07 | 1999-06-14 | 日本電子科学株式会社 | Ｃｒｔ画像二分割再生装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5129059A (en) | Graphics processor with staggered memory timing | |
| US5293540A (en) | Method and apparatus for merging independently generated internal video with external video | |
| US5124692A (en) | Method and apparatus for providing rotation of digital image data | |
| JPH04505976A (ja) | ２重ポート２重速度イメージメモリアクセス装置 | |
| JPS6010890A (ja) | 画像表示方式 | |
| JPH0644391B2 (ja) | デュアル・ポート・メモリ | |
| JP2771858B2 (ja) | 多画面合成装置 | |
| JPS5823373A (ja) | 画像メモリ装置 | |
| JPS60159930A (ja) | デイスプレイ装置 | |
| KR930011729A (ko) | 텔레비 회의시스템 | |
| US5289281A (en) | High definition video frame recorder | |
| JPS5846459A (ja) | 画信号格納方式 | |
| JP2737898B2 (ja) | ベクトル描画装置 | |
| JPH08211849A (ja) | 表示制御装置 | |
| JPS6184687A (ja) | グラフィックディスプレイ装置 | |
| JPH0219677B2 (ja) | ||
| JP3122996B2 (ja) | 動画・静止画表示装置 | |
| JPS62249186A (ja) | 表示装置 | |
| JPH01206391A (ja) | 画像表示装置 | |
| JP3036112B2 (ja) | 多画面表示装置 | |
| JP3029263B2 (ja) | 画像処理装置 | |
| JP2000125222A (ja) | オンスクリーンディスプレイ装置 | |
| JPH06118918A (ja) | 表示信号出力回路 | |
| JP2901033B2 (ja) | モニタ付カメラの表示方式 | |
| JPH0812541B2 (ja) | 画像合成表示回路 |