JPS60154646A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPS60154646A
JPS60154646A JP59010179A JP1017984A JPS60154646A JP S60154646 A JPS60154646 A JP S60154646A JP 59010179 A JP59010179 A JP 59010179A JP 1017984 A JP1017984 A JP 1017984A JP S60154646 A JPS60154646 A JP S60154646A
Authority
JP
Japan
Prior art keywords
bonding
lead
leads
semiconductor device
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59010179A
Other languages
Japanese (ja)
Other versions
JPH0481859B2 (en
Inventor
Hiroshi Tate
宏 舘
Takayuki Okinaga
隆幸 沖永
Kanji Otsuka
寛治 大塚
Masayuki Shirai
優之 白井
Ken Okuya
謙 奥谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP59010179A priority Critical patent/JPS60154646A/en
Publication of JPS60154646A publication Critical patent/JPS60154646A/en
Publication of JPH0481859B2 publication Critical patent/JPH0481859B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

PURPOSE:To enable a plurality of bonding pads and wire bonding without increasing the number of leads by extending arbitrary lead to the position capable of wire bonding with a plurality of bonding pads, and forming substantially in a pectinated shape. CONSTITUTION:A plurality of leads 6 are arranged and formed substantially at the prescribed interval substantially at the prescribed distance from the end of a pellet mounting unit 2 around the unit, and power leads 6a of them are extended and formed in U-shape of part of a pectinated shape to be interposed at both sides of the ends of two or more leads 6. Accordingly, one lead 6a and a plurality of power pads 5a, 5b can be wire bonded without crossing a pad 5 for other signal formed between spaced power pads 5a and 5b and a wire 7 for connecting the lead 6 corresponding to the pads.

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、半導体装置の信頼性向上に適用して有効な技
術に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field] The present invention relates to a technique that is effective when applied to improving the reliability of semiconductor devices.

〔背景技術〕[Background technology]

ペレットの高集積化が進むに従い、ペレットに形成され
ている回路全体に対し、安定して゛〔R力を供給するこ
とが難しくなってくる。そのため、回路への電力供給部
をペレットに分散して複数形成することが必要になると
考えられる。
As pellets become more highly integrated, it becomes difficult to stably supply the R force to the entire circuit formed in the pellet. Therefore, it is considered necessary to form a plurality of power supply sections to the circuit by dispersing them into pellets.

ペレットの回路部と外部端子との電気的導通なペレット
取付部周囲に配列して形成されているリードと金等のワ
イヤでボンディングして行なっている半導体装置では、
前記電力供給部はペレットの回路形成領域の周囲に形成
されているボンディングバノドである。
In semiconductor devices, which are bonded with wires such as gold, the leads are arranged around the pellet attachment part to provide electrical continuity between the circuit part of the pellet and the external terminal.
The power supply section is a bonding plate formed around the circuit forming area of the pellet.

このような半導体装置において、一本の電源リードから
互いに離れて形成されている複数の電力供給部である電
源パッドへ電力を供給する場合、同−リードのボンディ
ング部に複数のワイヤをボンディングすることは物理的
に困難であるとともに、たとえボンディングが行なえた
場合であ□っても、一本以上の電力供給用ワイヤは必ず
、他のリードとポンディングパッドとを接続している信
号用ワイヤと交差することになるため、ワイヤ間の接触
を生じるという問題も考えられる。
In such a semiconductor device, when power is supplied from one power lead to power supply pads, which are multiple power supply parts formed apart from each other, multiple wires are bonded to the bonding parts of the same lead. It is physically difficult to bond, and even if bonding can be done, one or more power wires are always connected to signal wires connecting other leads and bonding pads. There may also be a problem of contact between the wires as they cross over.

また、ペレソ)?ti3面に一定電圧をかけておくこと
を必要とする半導体装置においては、裏面電極としてベ
レット取付部であるメタライズ層(金−シリコン共晶層
)を利用しており、そのため該ベレット取付部は、周囲
に形成されている特定のリードと接続して形成されてい
る。
Also, Pereso)? In semiconductor devices that require a constant voltage to be applied to the Ti3 surface, a metallized layer (gold-silicon eutectic layer), which is the bullet attachment part, is used as the back electrode. It is formed by connecting with specific leads formed around it.

この半導体装置において、互いに離れて形成されている
複数のボンディングバンドをベレット裏面電極と同一電
位にする必要がある場合は、ベレット取付部に接続して
いるリードのボンディング部に複数のワイヤをボンディ
ングする必要がある。
In this semiconductor device, if multiple bonding bands formed apart from each other need to be at the same potential as the bullet back electrode, multiple wires are bonded to the bonding part of the lead connected to the bullet mounting part. There is a need.

なぜなら、ワイヤボンダーで電気的接続を行なうために
は、ボンディングバンドから一定距離以−ヒ離れていな
ければ、装置上困難であるからである。
This is because, in order to make an electrical connection with a wire bonder, it is difficult to make an electrical connection unless the wire bonder is a certain distance away from the bonding band.

このような半導体装置においても、前記の一本の電源リ
ードと複数の電源バンドとをワイヤボンディングを行な
う場合と同様な問題があることが本発明者によって見い
出された。
The inventors have discovered that such a semiconductor device also has the same problem as the case where wire bonding is performed between one power supply lead and a plurality of power supply bands.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、ペレットの複数のポンディングパッド
と特定の電極とを電気的に接続する場合に適用して有効
な技術を提供することにある。
An object of the present invention is to provide an effective technique that can be applied to electrically connect a plurality of bonding pads of a pellet to a specific electrode.

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.

〔発明の概要〕[Summary of the invention]

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
A brief overview of typical inventions disclosed in this application is as follows.

すなわち、任意のリードを複数のボンディングバンドと
ワイヤボンディング可能な位置まで延長せしめることに
より、または裏面電極であるベレット取付部端部の所定
部をポンディングパッドとワイヤボンディング可能な位
置まで延長せしめることにより、ポンディングパッドの
数に相当するワイヤを、各ポンディングパッドとほぼ対
応する位置でワイヤボンディングを可能ならしむること
によって、該ワイヤと信号用ワイヤとの交差を生じるこ
とな(、特定の電極である一本のリードと複数のポンデ
ィングパッドとを電気的に接続することができるもので
ある。
That is, by extending an arbitrary lead to a position where wire bonding can be performed with a plurality of bonding bands, or by extending a predetermined part of the end of the bullet mounting part, which is a back electrode, to a position where wire bonding can be performed with a bonding pad. By making it possible to wire bond the wires corresponding to the number of bonding pads at positions that approximately correspond to each bonding pad, the wires do not cross over the signal wires (by making it possible to bond wires corresponding to the number of bonding pads). It is possible to electrically connect one lead and a plurality of bonding pads.

〔実施例1〕 第1図は、本発明による実施例1であるセラミック製の
チップキャリア型パッケージからなる半導体装置を、そ
のほぼ中心部における断面図で示したものである、1 実施例10半導体装置は、セラミック製のパッケージ基
板1に形成されているキャビティ底部にタングステンで
メタライズ形成されているベレット取付部2にシリコン
単結晶等で形成されているペレット3をろう材4で接着
せしめ、該ペレット3のボンディングバンド5と該ベレ
ット取付部2同囲に配列して形成されているタングステ
ン等からなるリード6のボンディング部7とを金又はア
ルミニウムのワイヤ8で電気的に接続した後、セラミッ
ク製のキャップ9で低融点ガラス10を介して気密封止
してなるものである。なお、前記リード6は、一部がパ
ッケージ基板1に埋設され、他端が該基板裏面に延在せ
られ、外部との電気的導通をとることが可能になってい
る1、第2図は、本実施例10半導体装置におけるキャ
ビティ内部の一部を、ボンディングワイヤを省略した平
面図で示したものである。
[Example 1] FIG. 1 is a cross-sectional view of a semiconductor device made of a ceramic chip carrier type package according to Example 1 of the present invention, taken approximately at the center thereof. Example 10 Semiconductor In the apparatus, a pellet 3 made of silicon single crystal or the like is bonded with a brazing material 4 to a pellet mounting part 2 which is metallized with tungsten at the bottom of a cavity formed in a ceramic package substrate 1, and the pellet is After electrically connecting the bonding band 5 of No. 3 and the bonding portion 7 of the lead 6 made of tungsten or the like arranged around the bullet attachment portion 2 with a gold or aluminum wire 8, It is hermetically sealed with a cap 9 via a low melting point glass 10. Note that the lead 6 is partially buried in the package substrate 1 and the other end is extended to the back surface of the substrate, making it possible to establish electrical continuity with the outside. , is a plan view showing a part of the inside of the cavity in the semiconductor device of Example 10, with bonding wires omitted.

すなわち、ペレット取付部2にペレット3が取り付けら
れており、該ペレット取付部2の周囲には該ベレット取
付部端部よりほぼ一定の距離をおいて、はぼ所定間隔で
複数のり一部6が配列形成されてなるもので、そのうち
の電iHIJ−ドロ;1が2本以上のり一部6の先端部
を挟むように櫛形の一部であるほぼコ字状に延長して形
成されてなるものである。
That is, a pellet 3 is attached to a pellet attachment part 2, and a plurality of glue portions 6 are arranged around the pellet attachment part 2 at predetermined intervals at a substantially constant distance from the end of the pellet attachment part. It is formed by forming an array, of which two or more glue parts 6 are extended into an almost U-shape, which is part of a comb, so as to sandwich the tip of the part 6. It is.

本図に示すように、各ポンディングパッドとほぼ対応し
た位置にリード6が配列されており、各リードはその先
端部近傍のボンディング部6aで対応するポンディング
パッドとワイヤ(図示せず)で接続されている。そして
、電源リード6aはそのボンディング部である7aおよ
び7bで、そたぞれ対応している電源パッドである5a
および5bとワイヤボンディングされてなるものである
As shown in this figure, the leads 6 are arranged at positions approximately corresponding to each bonding pad, and each lead is connected to a corresponding bonding pad and a wire (not shown) at a bonding portion 6a near its tip. It is connected. The power supply lead 6a has its bonding parts 7a and 7b connected to the corresponding power supply pads 5a and 7b.
and 5b by wire bonding.

従って、本実施例10半導体装置では、離在している電
源パッド5aと5bとの間に形成されている他の信号用
パッド5とそれに対応するリード6とを接続しているワ
イヤ7と交差することなく、一本の電源リード6aと複
数の電源パッド5aおよび5bとをワイヤボンディング
をすることができるので、ワイヤ7どうしの接触が生じ
ることなく、複数の電源パッドへ同一電位で電力を安定
して供給することができるので、信頼性の向上を図るこ
とができるものである。
Therefore, in the semiconductor device of the tenth embodiment, the wires 7 connecting the other signal pads 5 and the corresponding leads 6 formed between the power supply pads 5a and 5b which are separated from each other intersect with each other. Since wire bonding can be performed between one power supply lead 6a and a plurality of power supply pads 5a and 5b without having to do so, the power can be stably supplied to the plurality of power supply pads at the same potential without contact between the wires 7. Since it is possible to supply the same amount of time, reliability can be improved.

なお、前記ベレット取付部2およびリード6はタングス
テンのペーストを印刷する等の通常の方法で容易に形成
することができるものであり、必要に応じて金等をメッ
キしてなるものである。
Note that the bullet mounting portion 2 and the leads 6 can be easily formed by a conventional method such as printing tungsten paste, and may be plated with gold or the like if necessary.

〔実施例2〕 第3図は、本発明による実施例2である半導体装置のキ
ャビティ内部の一部をボンディングワイヤを省略した平
面図で示したものである。
[Embodiment 2] FIG. 3 is a plan view showing a part of the inside of a cavity of a semiconductor device according to Embodiment 2 of the present invention, with bonding wires omitted.

本実施例20半導体装置は、前記実施例10半導体装置
とほぼ同一のものであり、第3図に示すキャビティ内部
も第2図とほぼ同一部を示すものである。
The semiconductor device of Example 20 is almost the same as the semiconductor device of Example 10, and the inside of the cavity shown in FIG. 3 also shows almost the same part as FIG. 2.

本実施例20半導体装置においては、2本のtit源リ
ード6aおよび6bを延長せしめ、他のり一部6を取り
囲むように連続した状態で形成したものであり、離在し
て形成されている複数の電源パッド5aおよび5bと、
該電源リード6aおよび6bのボンディング部7aおよ
び7bとをそれぞれワイヤボンディングを行なうことに
より、前記実施例1と同様の効果を得ることができるも
のである。
In the semiconductor device of Example 20, two tit source leads 6a and 6b are extended and formed continuously so as to surround a portion 6 of the other tit source. power pads 5a and 5b,
By wire-bonding the bonding portions 7a and 7b of the power leads 6a and 6b, respectively, the same effects as in the first embodiment can be obtained.

加えて、複数の電源を連続形成したものであるため、高
集積度の半導体装置でリード巾が狭くなる等により、一
本のリードでは電流容量が不足するような場合に、複数
の電源パッドへ安定した電力を供給することができるも
のである。
In addition, since multiple power supplies are formed in series, it is possible to connect multiple power supply pads when a single lead does not have enough current capacity due to narrower lead widths in highly integrated semiconductor devices. It is capable of supplying stable power.

〔実施例3〕 第4図は、本発明による実施例3である半導体装置のキ
ャピテイ内部の一部を、ボンディングワイヤを省略して
示したものである。
[Embodiment 3] FIG. 4 shows a part of the inside of a cavity of a semiconductor device according to Embodiment 3 of the present invention, with bonding wires omitted.

本実施例3の半導体装置は、前記実施例1に示した半導
体装置とほぼ同一のものであるが、ペレット3に裏面よ
り電圧をかける必要があるため、ベレット取付部2が裏
面電極として機能するものである。それ故、ベレット取
付部2の周囲に配列されているリードのうち一本のり一
部6cが、該ベレット取付部2と接続されてなるもので
ある。
The semiconductor device of Example 3 is almost the same as the semiconductor device shown in Example 1, but since it is necessary to apply voltage to the pellet 3 from the back side, the pellet attachment part 2 functions as a back electrode. It is something. Therefore, a portion 6c of one of the leads arranged around the pellet mounting portion 2 is connected to the pellet mounting portion 2.

前記半導体装置において、離在して形成されている複数
の電源パッド5aおよび5bに、裏面電極と同一電圧で
電力を供給したい場合、5bについては6cのボンディ
ング部7cでワイヤボンディングすることにより目的を
達することができるが、5aについては同じボンディン
グ部7Cとワイヤボンディングをしたのでは、5aおよ
び5bの間に形成されている信号用パッドと他のリード
6とを接続しているワイヤと交差することになる。
In the semiconductor device, when it is desired to supply power to the plurality of power supply pads 5a and 5b formed apart from each other at the same voltage as the back electrode, the purpose can be achieved by wire bonding 5b at the bonding portion 7c of 6c. However, if 5a is wire bonded to the same bonding part 7C, it may cross the wire connecting the signal pad formed between 5a and 5b and the other lead 6. become.

そこで本実施例30半導体装筒においては、111゜源
バッド5aの最寄りのベレット取付部の一部を延長せし
め、第4図に示すようなリード状の延長部11とし、該
延長部の最適な位置をボンディング部7dとして該電源
パッド5aとワイヤボンディングすることにより、信号
用ワイヤと交差することなく複数の電源パッドへ裏面電
極と同一電位で電力を供給することができるものである
Therefore, in the present embodiment 30 semiconductor package, a part of the bullet attachment part nearest to the 111° source pad 5a is extended to form a lead-shaped extension part 11 as shown in FIG. By wire bonding to the power supply pad 5a using the bonding portion 7d, power can be supplied to a plurality of power supply pads at the same potential as the back electrode without intersecting signal wires.

本実施例3に示すベレット取付部2は、前記実施例2と
同様、前記実施例1に示した方法で容易に形成すること
ができるものである。
The bellet mounting portion 2 shown in the third embodiment can be easily formed by the method shown in the first embodiment, similar to the second embodiment.

なお、前記実施例1から3の半導体装14.は、リード
6またはベレット取付部2のメタライズ以外は、常法に
て容易に製造することができるものである。
Note that the semiconductor devices 14. of Examples 1 to 3 described above. This can be easily manufactured by a conventional method except for the metallization of the lead 6 or the pellet attachment part 2.

〔効果〕〔effect〕

(1)ベレット取付部の周囲に、リードが配列して形成
されている半導体装置において、任意のリードを延長し
て形成することにより、ペレットに離在して形成されて
いる複数のポンディングパッドと該リードとを、他のポ
ンディングパッドを接続しているワイヤと交差すること
なく容易にワイヤボンディングをすることができるので
、リード数を増やすことなく複数のポンディングパッド
とワイヤボンディングが可能となる。
(1) In a semiconductor device in which leads are arranged and formed around the pellet attachment part, by extending and forming an arbitrary lead, a plurality of bonding pads are formed separately on the pellet. Since wire bonding can be easily performed between the wire and the lead without crossing wires connecting other bonding pads, wire bonding can be performed with multiple bonding pads without increasing the number of leads. Become.

(2)前記(1)において、延長せしめたリードが電源
リードである場合、複数の電源パッドに同一電位で電力
を供給することができるので、高集積度のペレットを搭
載した半導体装置であっても、信頼性の高い演算能を有
する半導体装置を提供することができる。
(2) In (1) above, if the extended lead is a power supply lead, power can be supplied to multiple power supply pads at the same potential. Also, it is possible to provide a semiconductor device having highly reliable arithmetic performance.

(3)離在して形成されている複数のリードを延長せし
め相互に連続するように形成することにより、一本のリ
ードの電流容量が小さい場合であっても、離在して形成
されている複数の電源パッドへ、同一電位で安定した電
力を供給することができる。
(3) By extending a plurality of leads that are formed separately and forming them so that they are continuous with each other, even if the current capacity of one lead is small, the leads that are formed separately can be extended. Stable power can be supplied to multiple power supply pads at the same potential.

(4)ペレット取付部の周囲に、リードが配列して形成
されている半導体装置であって、該ベレット取付部が電
源リードと接続され裏面電極として機能している半導体
装置において、電源リードと対応するポンディングパッ
ドとをワイヤボンディングを行ない、該ポンディングパ
ッドから離在して形成されている他のポンディングパッ
ドの最寄すのベレット取付部を延長せしめることにより
、両ポンディングパッドの間に形成されているポンディ
ングパッドに接続されているワイヤと交差することなく
、該延長部と離性形成されている他のポンディングパッ
ドとをワイヤボンディングすることができるので、離性
形成されている複数のポンディングパッドへ裏面電極と
同一電位で′IL力を確実に供給することができる。
(4) In a semiconductor device in which leads are formed in an array around a pellet mounting part, and the pellet mounting part is connected to a power supply lead and functions as a back electrode, it corresponds to the power supply lead. By wire bonding the bonding pad to the bonding pad, and extending the nearest bullet attachment part of the other bonding pad formed apart from the bonding pad, the bonding pad is bonded to the bonding pad. Since the extension part can be wire-bonded to other bonding pads formed in a release manner without intersecting the wires connected to the bonding pads formed in the bonding pad, the bonding pads are formed in a release manner. It is possible to reliably supply 'IL force to a plurality of bonding pads at the same potential as the back electrode.

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
Although the invention made by the present inventor has been specifically explained above based on Examples, it goes without saying that the present invention is not limited to the Examples and can be modified in various ways without departing from the gist thereof. Nor.

たとえば、ベレット取付部およびリードのメタライズを
タングステンについてのみ説明したが、これに限るもの
でなく、モリブデン等の高融点金属を用いてもよく、ま
た金、アルミニウム等を蒸着して形成することもできる
。また、ベレット取付部の形状、リードの形状は必ずし
も実施例に示したものに限るものではないことは言うま
でもない。
For example, the metallization of the bullet attachment part and the lead has been explained only using tungsten, but it is not limited to this, and high melting point metals such as molybdenum may also be used, and gold, aluminum, etc. can also be vapor-deposited. . Furthermore, it goes without saying that the shape of the pellet attachment portion and the shape of the lead are not necessarily limited to those shown in the embodiments.

前記実施例ではセラミック製のパッケージについて説明
したが、これに限るものではなくポリイミド等のプラス
チック製のパッケージであってもよく、この場合は、メ
タライズとしては銅等のプリント基板を用いることもで
きる。
In the above embodiment, a package made of ceramic was described, but the package is not limited to this, and a package made of plastic such as polyimide may be used. In this case, a printed circuit board made of copper or the like may be used as the metallization.

また、実施例では、電源り・−ドと電源バンドとの関係
についてのみ説明したが、これに限るものでなく、離在
している複数のポンディングパッドから特定のリードへ
信号を取る場合にも適用できることは言うまでもない。
In addition, in the embodiment, only the relationship between the power supply lead and the power supply band has been explained, but the relationship is not limited to this. Needless to say, it can also be applied.

〔利用分野〕[Application field]

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるチンブキャリア型パ
ッケージからなる半導体装置に適用した場合について説
明したが、それに限定されるものではなく、たとえば、
マルチチップモジュール等のワイヤボンディングしてな
る半導体装置であれば如何なる半導体装置についても適
用し、て有効な技術である。
In the above description, the invention made by the present inventor was mainly applied to a semiconductor device consisting of a chimbu carrier type package, which is the background field of application, but the invention is not limited to this, for example,
This technique can be applied to any semiconductor device formed by wire bonding, such as a multi-chip module, and is an effective technique.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明による実施例1である半2.1体装置
を示す断面図、 第2図は、実施例10半導体装置におけるキャビティ内
部を示す概略部分平面図、 第3図は、本発明による実施例2である半導体装置にお
けるキャビティ内部を示す概略平面図、第4図は、本発
明による実施例3である半導体装置におけるキャビティ
内部を示す概略平面図である。 1・・・パッケージ基板、2・・・ベレット取付部、3
・・・ペレット、4・・・ろう材、5・・・ポンディン
グパッド、5a、5b−・・電源パッド、6.6a、6
b、6c・・・リード、7.7a、7b、7c、7cJ
−ボンディング部、8・・・リード、9・・・キャップ
、10・・・低融点ガラス、11−・・延長部。 第 1 図 第 2 図 第1頁の続き 0発明者大塚 寛治 0発明者白井 優之 0発 明 者 奥 谷 謙 。 小平 発セ づ1平 斃センタ内 J)平 箔セ
FIG. 1 is a sectional view showing a half-2.1-body device according to Example 1 of the present invention, FIG. 2 is a schematic partial plan view showing the inside of a cavity in a semiconductor device according to Example 10, and FIG. FIG. 4 is a schematic plan view showing the inside of a cavity in a semiconductor device according to a second embodiment of the invention. FIG. 4 is a schematic plan view showing the inside of a cavity in a semiconductor device according to a third embodiment of the invention. 1...Package board, 2...Bellet mounting part, 3
... Pellet, 4... Brazing metal, 5... Ponding pad, 5a, 5b-... Power supply pad, 6.6a, 6
b, 6c... lead, 7.7a, 7b, 7c, 7cJ
- bonding part, 8... lead, 9... cap, 10... low melting point glass, 11-... extension part. Figure 1 Figure 2 Continued from Figure 1 Page 0 Inventor: Hiroharu Otsuka 0 Inventor: Yuyuki Shirai 0 Inventor: Ken Okutani. Kodaira Departure Center 1 Hirai Center J) Hirahaku Se

Claims (1)

【特許請求の範囲】 1、ペレット取付部の周囲にリードが配列して形成され
てなる半導体装置において、任意のリードが延長して形
成されていることを特徴とする半導体装置。 2、リードが、はぼ櫛形状で形成されていることを特徴
とする特許請求の範囲第1項記載の半導体装置。 3、複数のリードが連続して形成されていることを特徴
とする特許請求の範囲第1項記載の半導体装置。 4、ベレット取付部の周囲にリードが配列して形成され
、該ベレット取付部が特定のリードと接続されてなる半
導体装置において、ペレット取付部端部の一部が延長し
て形成されていることを特徴とする半導体装置。 5、ペレット取付部端部の一部かり、−ド形状で形成さ
れていることを特徴とする特許請求の範囲第4項記載の
半導体装置。
[Scope of Claims] 1. A semiconductor device in which leads are arranged and formed around a pellet mounting portion, characterized in that any lead is formed to extend. 2. The semiconductor device according to claim 1, wherein the leads are formed in a comb shape. 3. The semiconductor device according to claim 1, wherein a plurality of leads are formed continuously. 4. In a semiconductor device in which leads are arranged and formed around a pellet mounting part, and the pellet mounting part is connected to a specific lead, a part of the end of the pellet mounting part is formed to extend. A semiconductor device characterized by: 5. The semiconductor device according to claim 4, wherein a part of the end of the pellet mounting portion is formed in a doped shape.
JP59010179A 1984-01-25 1984-01-25 Semiconductor device Granted JPS60154646A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59010179A JPS60154646A (en) 1984-01-25 1984-01-25 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59010179A JPS60154646A (en) 1984-01-25 1984-01-25 Semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP6042256A Division JP2527530B2 (en) 1994-03-14 1994-03-14 Semiconductor device

Publications (2)

Publication Number Publication Date
JPS60154646A true JPS60154646A (en) 1985-08-14
JPH0481859B2 JPH0481859B2 (en) 1992-12-25

Family

ID=11743057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59010179A Granted JPS60154646A (en) 1984-01-25 1984-01-25 Semiconductor device

Country Status (1)

Country Link
JP (1) JPS60154646A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1321983A3 (en) * 2001-12-06 2006-04-05 Sanyo Electric Co., Ltd. Wiring board and semiconductor device
JP2019190721A (en) * 2018-04-24 2019-10-31 株式会社日立産機システム Safety cabinet

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53119862U (en) * 1977-02-28 1978-09-22
JPS55108745U (en) * 1979-01-23 1980-07-30
JPS5868951A (en) * 1981-10-21 1983-04-25 Hitachi Ltd Semiconductor device
JPS58110063A (en) * 1981-12-23 1983-06-30 Nec Corp Integrated circuit device
JPS58169949A (en) * 1982-03-30 1983-10-06 Matsushita Electronics Corp Semiconductor device
JPS6020524A (en) * 1983-07-14 1985-02-01 Toshiba Corp Semiconductor integrated circuit device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53119862U (en) * 1977-02-28 1978-09-22
JPS55108745U (en) * 1979-01-23 1980-07-30
JPS5868951A (en) * 1981-10-21 1983-04-25 Hitachi Ltd Semiconductor device
JPS58110063A (en) * 1981-12-23 1983-06-30 Nec Corp Integrated circuit device
JPS58169949A (en) * 1982-03-30 1983-10-06 Matsushita Electronics Corp Semiconductor device
JPS6020524A (en) * 1983-07-14 1985-02-01 Toshiba Corp Semiconductor integrated circuit device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1321983A3 (en) * 2001-12-06 2006-04-05 Sanyo Electric Co., Ltd. Wiring board and semiconductor device
JP2019190721A (en) * 2018-04-24 2019-10-31 株式会社日立産機システム Safety cabinet
WO2019207840A1 (en) * 2018-04-24 2019-10-31 株式会社日立産機システム Safety cabinet

Also Published As

Publication number Publication date
JPH0481859B2 (en) 1992-12-25

Similar Documents

Publication Publication Date Title
US5381039A (en) Hermetic semiconductor device having jumper leads
KR940007649B1 (en) Semiconductor device
US6930397B2 (en) Surface mounted package with die bottom spaced from support board
US7508060B2 (en) Multi-chip semiconductor connector assemblies
JPS5931042A (en) Semiconductor device with high frequency and output
JPS60167454A (en) Semiconductor device
US5894166A (en) Chip mounting scheme
JPS60154646A (en) Semiconductor device
US7317244B2 (en) Semiconductor device and manufacturing method thereof
JP3314574B2 (en) Method for manufacturing semiconductor device
JP2527530B2 (en) Semiconductor device
JP2748776B2 (en) LSI package
JPH03220761A (en) Semiconductor device
JP2539763B2 (en) Semiconductor device mounting method
JPH11260850A (en) Semiconductor device and its manufacture
JP2527530C (en)
JPS63107126A (en) Semiconductor device
JPS635253Y2 (en)
JPS6197954A (en) Semiconductor device
JPH03171744A (en) Semiconductor device and manufacture thereof
JPS62169461A (en) Semiconductor device
JPH0677284A (en) Semiconductor device
JP2000133676A (en) Semiconductor device
JPS61101061A (en) Semiconductor device
JPH09252020A (en) Semiconductor device and method for manufacturing the same