JPH0481859B2 - - Google Patents
Info
- Publication number
- JPH0481859B2 JPH0481859B2 JP59010179A JP1017984A JPH0481859B2 JP H0481859 B2 JPH0481859 B2 JP H0481859B2 JP 59010179 A JP59010179 A JP 59010179A JP 1017984 A JP1017984 A JP 1017984A JP H0481859 B2 JPH0481859 B2 JP H0481859B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- pellet
- power supply
- bonding
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、半導体装置の信頼性向上に適用して
有効な技術に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Technical Field] The present invention relates to a technique that is effective when applied to improving the reliability of semiconductor devices.
ペレツトの高集積化が進むに従い、ペレツトに
形成されている回路全体に対し、安定して電力を
供給することが難しくなつてくる。そのため、回
路への電力供給部をペレツトに分散して複数形成
することが必要になると考えられる。
As pellets become more highly integrated, it becomes difficult to stably supply power to the entire circuit formed on the pellet. Therefore, it is considered necessary to form a plurality of power supply sections to the circuit by dispersing them into pellets.
ペレツトの回路部と外部端子との電気的導通を
ペレツト取付部周囲に配列して形成されているリ
ードと金等のワイヤでボンデイングして行なつて
いる半導体装置では、前記電力供給部はペレツト
の回路形成領域の周囲に形成されているボンデイ
ングパツドである。 In a semiconductor device in which electrical continuity between the circuit section of the pellet and external terminals is achieved by bonding with wires made of gold or the like and leads arranged around the pellet mounting section, the power supply section is connected to the external terminal of the pellet. This is a bonding pad formed around the circuit formation area.
このような半導体装置において、一本の電源リ
ードから互いに離れて形成されている複数の電力
供給部である電源パツドへ電力を供給する場合、
同一リードのボンデイング部に複数のワイヤをボ
ンデイングすることは物理的に困難であるととも
に、たとえボンデイングが行なえた場合であつて
も、一本以上の電力供給用ワイヤは必ず、他のリ
ードとボンデイングパツドとを接続している信号
用ワイヤと交差することになるため、ワイヤ間の
接触を生じるという問題も考えられる。 In such a semiconductor device, when power is supplied from one power lead to power supply pads, which are multiple power supply units formed apart from each other,
It is physically difficult to bond multiple wires to the bonding part of the same lead, and even if bonding is possible, one or more power supply wires must be connected to other leads and bonding parts. Since the wires intersect with the signal wires connecting the wires, there may be a problem of contact between the wires.
また、ペレツト裏面に一定電圧をかけておくこ
とを必要とする半導体装置においては、裏面電極
としてペレツト取付部であるメタライズ層(金−
シリコン共晶層)を利用しており、そのため該ペ
レツト取付部は、周囲に形成されている特定のリ
ードと接続して形成されている。 In addition, in semiconductor devices that require a constant voltage to be applied to the back side of the pellet, a metallized layer (gold-
A silicon eutectic layer) is utilized, and therefore the pellet attachment portion is formed in connection with a specific lead formed around the pellet.
この半導体装置において、互いに離れて形成さ
れている複数のボンデイングパツドをペレツト裏
面電極と同一電位にする必要がある場合は、ペレ
ツト取付部に接続しているリードのボンデイング
部に複数のワイヤをボンデイングする必要があ
る。なぜなら、ワイヤボンダーで電気的接続を行
なうためには、ボンデイングパツドから一定距離
以上離れていなければ、装置上困難であるからで
ある。 In this semiconductor device, if multiple bonding pads formed apart from each other need to be at the same potential as the electrode on the back side of the pellet, multiple wires can be bonded to the bonding part of the lead connected to the pellet mounting part. There is a need to. This is because, in order to make an electrical connection with a wire bonder, it is difficult to make an electrical connection unless the bonding pad is a certain distance or more away from the bonding pad.
このような半導体装置においても、前記の一本
の電源リードと複数の電源パツドとをワイヤボン
デイングを行なう場合と同様な問題があることが
本発明者によつて見い出された。 The inventors have discovered that such a semiconductor device also has the same problem as the case where wire bonding is performed between one power supply lead and a plurality of power supply pads.
本発明の目的は、ワイヤを交差させることな
く、かつ、リード数を増加させることなく、ペレ
ツトに配置された複数の電力供給用の電源ボンデ
イングパツドに対して同一電位の安定な電力を供
給するのに有効な技術を提供することにある。
The purpose of the present invention is to supply stable power at the same potential to multiple power supply bonding pads arranged on a pellet without crossing wires or increasing the number of leads. The aim is to provide effective technology for
本発明の前記ならびにその他の目的と新規な特
徴は、本明細書の記述および添付図面から明らか
になるであろう。 The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち代表的なも
のの概要を簡単に説明すれば、次の通りである。
A brief overview of typical inventions disclosed in this application is as follows.
すなわち、任意のリードを複数のボンデイング
パツドとワイヤボンデイング可能な位置まで延長
せしめることにより、または裏面電極であるペレ
ツト取付部端部の所定部をボンデイングパツドと
ワイヤボンデイング可能な位置まで延長せしめる
ことにより、ボンデイングパツドの数に相当する
ワイヤを、各ボンデイングパツドとほぼ対応する
位置でワイヤボンデイングを可能ならしむること
によつて、該ワイヤと信号用ワイヤとの交差を生
じることなく、特定の電極である一本のリードと
複数のボンデイングパツドとを電気的に接続する
ことができるものである。 That is, by extending an arbitrary lead to a position where wire bonding can be performed with a plurality of bonding pads, or by extending a predetermined part of the end of the pellet attachment part, which is the back electrode, to a position where wire bonding can be performed with bonding pads. By making it possible to wire bond the number of wires equivalent to the number of bonding pads at positions that approximately correspond to each bonding pad, it is possible to identify the wires without causing any intersection between the wires and the signal wires. It is possible to electrically connect one lead, which is an electrode, to a plurality of bonding pads.
実施例 1
第1図は、本発明による実施例1であるセラミ
ツク製のチツプキヤリア型パツケージからなる半
導体装置を、そのほぼ中心部における断面図で示
したものである。Embodiment 1 FIG. 1 is a sectional view of a semiconductor device made of a chip carrier type package made of ceramic according to Embodiment 1 of the present invention, taken approximately at the center thereof.
実施例1の半導体装置は、セラミツク製のパツ
ケージ基板1に形成されているキヤビテイ底部に
タングステンでメタライズ形成されているペレツ
ト取付部2にシリコン単結晶等で形成されている
ペレツト3をろう材4で接着せしめ、該ペレツト
3のボンデイングパツド5と該ペレツト取付部2
周囲においてペレツト取付部2と同一主面上に配
列して形成されているタングステン等からなるリ
ード6のボンデイング部7とを金又はアルミニウ
ムのワイヤ8で電気的に接続した後、セラミツク
製のキヤツプ9で低融点ガラス10を介して気密
封止してなるものである。なお、前記リード6
は、一部がパツケージ基板1に埋設され、他端が
該基板裏面に延在せられ、外部との電気的導通を
とることが可能になつている。 In the semiconductor device of Example 1, a pellet 3 made of silicon single crystal or the like is attached using a brazing material 4 to a pellet attachment part 2 which is metallized with tungsten at the bottom of a cavity formed in a package substrate 1 made of ceramic. The bonding pad 5 of the pellet 3 and the pellet attachment part 2 are bonded together.
After electrically connecting the bonding part 7 of the lead 6 made of tungsten or the like, which is arranged on the same main surface as the pellet attachment part 2 at the periphery, with a wire 8 made of gold or aluminum, a cap 9 made of ceramic is connected. It is hermetically sealed with a low melting point glass 10 interposed therebetween. Note that the lead 6
is partially embedded in the package substrate 1, and the other end extends to the back surface of the substrate, making it possible to establish electrical continuity with the outside.
第2図は、本実施例1の半導体装置におけるキ
ヤビテイ内部の一部を、ボンデイングワイヤを省
略した平面図で示したものである。 FIG. 2 is a plan view showing a part of the interior of the cavity in the semiconductor device of Example 1, with bonding wires omitted.
すなわち、ペレツト取付部2にペレツト3が取
り付けられており、該ペレツト取付部2の周囲に
は該ペレツト取付部端部よりほぼ一定の距離をお
いて、ほぼ所定間隔で複数のリード6が配列形成
されてなるもので、そのうちの電源リード6aが
2本以上のリード6の先端部を挟むように櫛形の
一部であるほぼコ字状に延長して形成されてなる
ものである。 That is, a pellet 3 is attached to a pellet attachment part 2, and a plurality of leads 6 are arranged around the pellet attachment part 2 at approximately predetermined intervals at a substantially constant distance from the end of the pellet attachment part. The power supply lead 6a is formed by extending into a substantially U-shape, which is a part of a comb shape, so as to sandwich the tips of two or more leads 6.
本図に示すように、各ボンデイングパツドとほ
ぼ対応した位置にリード6が配列されており、各
リードはその先端部近傍のボンデイング部6aで
対応するボンデイングパツドとワイヤ(図示せ
ず)で接続されている。そして、電源リード6a
はそのボンデイング部である7aおよび7bで、
そたぞれ対応している電源パツドである5aおよ
び5bとワイヤボンデイングされてなるものであ
る。 As shown in this figure, the leads 6 are arranged at positions approximately corresponding to each bonding pad, and each lead is connected to a corresponding bonding pad and a wire (not shown) at a bonding part 6a near its tip. It is connected. And power lead 6a
are the bonding parts 7a and 7b,
These are wire bonded to corresponding power supply pads 5a and 5b, respectively.
従つて、本実施例1の半導体装置では、離在し
ている電源パツド5aと5bとの間に形成されて
いる他の信号用パツド5とそれに対応するリード
6とを接続しているワイヤ7と交差することな
く、一本の電源リード6aと複数の電源パツド5
aおよび5bとをワイヤボンデイングをすること
ができるので、ワイヤ7どうしの接触が生じるこ
となく、複数の電源パツドへ同一電位で電力を安
定して供給することができるので、信頼性の向上
を図ることができるものである。 Therefore, in the semiconductor device of the first embodiment, the wire 7 connecting the other signal pad 5 formed between the power supply pads 5a and 5b which are separated from each other and the corresponding lead 6 is Connect one power lead 6a and multiple power pads 5 without intersecting.
Since wire bonding can be performed between a and 5b, it is possible to stably supply power at the same potential to multiple power supply pads without causing contact between the wires 7, thereby improving reliability. It is something that can be done.
なお、前記ペレツト取付部2およびリード6は
タングステンのペーストを印刷する等の通常の方
法で容易に形成することができるものであり、必
要に応じて金等をメツキしてなるものである。 The pellet mounting portion 2 and the lead 6 can be easily formed by a conventional method such as printing tungsten paste, and may be plated with gold or the like if necessary.
実施例 2
第3図は、本発明による実施例2である半導体
装置のキヤビテイ内部の一部をボンデイングワイ
ヤを省略した平面図で示したものである。Embodiment 2 FIG. 3 is a plan view showing a part of the inside of a cavity of a semiconductor device according to Embodiment 2 of the present invention, with bonding wires omitted.
本実施例2の半導体装置は、前記実施例1の半
導体装置とほぼ同一のものであり、第3図に示す
キヤビテイ内部も第2図とほぼ同一部を示すもの
である。 The semiconductor device of Example 2 is almost the same as the semiconductor device of Example 1, and the inside of the cavity shown in FIG. 3 is also approximately the same part as FIG. 2.
本実施例2の半導体装置においては、2本の電
源リード6aおよび6bを延長せしめ、他のリー
ド6を取り囲むように連続した状態で形成したも
のであり、離在して形成されている複数の電源パ
ツド5aおよび5bと、該電源リード6aおよび
6bのボンデイング部7aおよび7bとをそれぞ
れワイヤボンデイングを行なうことにより、前記
実施例1と同様の効果を得ることができるもので
ある。 In the semiconductor device of Example 2, the two power supply leads 6a and 6b are extended and formed continuously so as to surround the other lead 6, and a plurality of separately formed By wire bonding the power supply pads 5a and 5b and the bonding portions 7a and 7b of the power supply leads 6a and 6b, respectively, the same effect as in the first embodiment can be obtained.
加えて、複数の電源を連続形成したものである
ため、高集積度の半導体装置でリード巾が狭くな
る等により、一本のリードでは電流容量が不足す
るような場合に、複数の電源パツドへ安定した電
力を供給することができるものである。 In addition, since multiple power supplies are formed in series, it is possible to connect multiple power supply pads in cases where a single lead does not have enough current capacity due to the narrow lead width of highly integrated semiconductor devices. It is capable of supplying stable power.
実施例 3
第4図は、本発明による実施例3である半導体
装置のキヤビテイ内部の一部を、ボンデイングワ
イヤを省略して示したものである。Embodiment 3 FIG. 4 shows a part of the inside of a cavity of a semiconductor device according to Embodiment 3 of the present invention, with bonding wires omitted.
本実施例3の半導体装置は、前記実施例1に示
した半導体装置とほぼ同一のものであるが、ペレ
ツト3に裏面より電圧をかける必要があるため、
ペレツト取付部2が裏面電極として機能するもの
である。それ故、ペレツト取付部2の周囲に配列
されているリードのうち一本のリード6cが、該
ペレツト取付部2と接続されてなるものである。 The semiconductor device of Example 3 is almost the same as the semiconductor device shown in Example 1, but since it is necessary to apply voltage to the pellet 3 from the back side,
The pellet mounting portion 2 functions as a back electrode. Therefore, one lead 6c among the leads arranged around the pellet mounting part 2 is connected to the pellet mounting part 2.
前記半導体装置において、離在して形成されて
いる複数の電源パツド5aおよび5bに、裏面電
極と同一電圧で電力を供給したい場合、5bにつ
いては6cのボンデイング部7cでワイヤボンデ
イングすることにより目的を達することができる
が、5aについては同じボンデイング部7cとワ
イヤボンデイングをしたのでは、5aおよび5b
の間に形成されている信号用パツドと他のリード
6とを接続しているワイヤと交差することにな
る。 In the semiconductor device, when it is desired to supply power to the plurality of power supply pads 5a and 5b formed apart from each other at the same voltage as the back electrode, the purpose can be achieved by wire bonding 5b at the bonding part 7c of 6c. However, if 5a is wire bonded with the same bonding part 7c, 5a and 5b
This will intersect with the wire connecting the signal pad formed in between and the other lead 6.
そこで本実施例3との半導体装置においては、
電源パツド5aの最寄りのペレツト取付部の一部
を延長せしめ、第4図に示すようなリード状の延
長部11とし、該延長部の最適な位置をボンデイ
ング部7dとして該電源パツド5aとワイヤボン
デイングすることにより、信号用ワイヤと交差す
ることなく複数の電源パツドへ裏面電極と同一電
位で電力を供給することができるものである。 Therefore, in the semiconductor device of Example 3,
A part of the nearest pellet attachment part of the power supply pad 5a is extended to form a lead-shaped extension part 11 as shown in FIG. By doing so, power can be supplied to a plurality of power supply pads at the same potential as the back electrode without crossing the signal wire.
本実施例3で示すペレツト取付部2は、前記実
施例2と同様、前記実施例1に示した方法で容易
に形成することができるものである。 The pellet mounting portion 2 shown in the third embodiment can be easily formed by the method shown in the first embodiment, similar to the second embodiment.
なお、前記実施例1から3の半導体装置は、リ
ード6またはペレツト取付部2のメタライズ以外
は、常法にて容易に製造することができるもので
ある。 It should be noted that the semiconductor devices of Examples 1 to 3 can be easily manufactured by conventional methods except for the metallization of the leads 6 or the pellet mounting portion 2.
(1) ペレツト取付部の周囲に、リードが配列して
形成されている半導体装置において、任意のリ
ードを延長して形成することにより、ペレツト
に離在して形成されている複数のボンデイング
パツドと該リードとを、他のボンデイングパツ
ドを接続しているワイヤと交差することなく容
易にワイヤボンデイングをすることができるの
で、リード数を増やすことなく複数のボンデイ
ングパツドとワイヤボンデイングが可能とな
る。
(1) In a semiconductor device in which leads are arranged in an array around the pellet mounting part, by extending any lead and forming it, multiple bonding pads formed separately on the pellet can be formed. Since wire bonding can be easily performed between the wire and the lead without crossing wires connecting other bonding pads, wire bonding can be performed with multiple bonding pads without increasing the number of leads. Become.
(2) 前記(1)において、延長せしめたリードが電源
リードである場合、複数の電源パツドに同一電
位で電力を供給することができるので、高集積
度のペレツトを搭載した半導体装置であつて
も、信頼性の高い演算能を有する半導体装置を
提供することができる。(2) In (1) above, if the extended lead is a power supply lead, power can be supplied to multiple power supply pads at the same potential, so even if it is a semiconductor device equipped with highly integrated pellets. Also, it is possible to provide a semiconductor device having highly reliable arithmetic performance.
(3) 離在して形成されている複数のリードを延長
せしめ相互に連続するように形成することによ
り、一本のリードの電流容量が小さい場合であ
つても、離在して形成されている複数の電源パ
ツドへ、同一電位で安定した電力を供給するこ
とができる。(3) By extending a plurality of leads that are formed separately and forming them so that they are continuous with each other, even if the current capacity of one lead is small, the leads that are formed separately can be extended. It is possible to supply stable power at the same potential to multiple power supply pads.
(4) ペレツト取付部の周囲に、リードが配列して
形成されている半導体装置であつて、該ペレツ
ト取付部が電源リードと接続され裏面電極とし
て機能している半導体装置において、電源リー
ドと対応するボンデイングパツドとをワイヤボ
ンデイングを行ない、該ボンデイングパツドか
ら離在して形成されている他のボンデイングパ
ツドの最寄りのペレツト取付部を延長せしめる
ことにより、両ボンデイングパツドの間に形成
されているボンデイングパツドに接続されてい
るワイヤと交差することなく、該延長部と離在
形成されている他のボンデイングパツドとをワ
イヤボンデイングすることができるので、離在
形成されている複数のボンデイングパツドへ裏
面電極と同一電位で電力を確実に供給すること
ができる。(4) In a semiconductor device in which leads are formed in an array around a pellet mounting part, and the pellet mounting part is connected to a power supply lead and functions as a back electrode, it corresponds to the power supply lead. A wire bonding pad formed between the two bonding pads is formed by wire bonding the bonding pad and extending the nearest pellet attachment part of another bonding pad formed at a distance from the bonding pad. The extended portion can be wire-bonded to other separately formed bonding pads without intersecting the wires connected to the separately formed bonding pads. Power can be reliably supplied to the bonding pad at the same potential as the back electrode.
以上本発明者によつてなされた発明を実施例に
基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもな
い。 Although the invention made by the present inventor has been specifically explained based on Examples above, the present invention is not limited to the Examples described above, and it is understood that various changes can be made without departing from the gist of the invention. Needless to say.
たとえば、ペレツト取付部およびリードのメタ
ライズをタングステンについてのみ説明したが、
これに限るものではなく、モリブデン等の高融点
金属を用いてもよく、また金、アルミニウム等を
蒸着して形成することもできる。また、ペレツト
取付部の形状、リードの形成は必ずしも実施例に
示したものに限るものではないことは言うまでも
ない。 For example, we have only explained the metallization of pellet attachment parts and leads for tungsten;
The material is not limited to this, and a high-melting point metal such as molybdenum may be used, and gold, aluminum, or the like may be vapor-deposited. Furthermore, it goes without saying that the shape of the pellet attachment portion and the formation of the leads are not necessarily limited to those shown in the embodiments.
前記実施例ではセラミツク製のパツケージにつ
いて説明したが、これに限るものではなくポリイ
ミド等のプラスチツク製のパツケージであつても
よく、この場合は、メタライズとしては銅等のプ
リント基板を用いることもできる。 In the above embodiment, a package made of ceramic was described, but the present invention is not limited to this, and a package made of plastic such as polyimide may be used. In this case, a printed circuit board made of copper or the like may be used as the metallization.
また、実施例では、電源リードと電源パツドと
の関係についてのみ説明したが、これに限るもの
でなく、離在している複数のボンデイングパツド
から特定のリードへ信号を取る場合にも適用でき
ることは言うまでもない。 Further, in the embodiment, only the relationship between the power supply lead and the power supply pad was explained, but the present invention is not limited to this, and can also be applied to the case where signals are taken from multiple bonding pads separated from each other to a specific lead. Needless to say.
以上の説明では主として本発明者によつてなさ
れた発明をその背景となつた利用分野であるチツ
プキヤリア型パツケージからなる半導体装置に適
用した場合について説明したが、それに限定され
るものではなく、たとえば、マルチチツプモジユ
ール等のワイヤボンデイングしてなる半導体装置
であれば如何なる半導体装置についても適用して
有効な技術である。
In the above description, the invention made by the present inventor was mainly applied to a semiconductor device consisting of a chip carrier type package, which is the background field of application, but the present invention is not limited to this, for example, This technique is effective and can be applied to any semiconductor device formed by wire bonding, such as a multi-chip module.
第1図は、本発明による実施例1である半導体
装置を示す断面図、第2図は、実施例1の半導体
装置におけるキヤビテイ内部を示す概略部分平面
図、第3図は、本発明による実施例2である半導
体装置におけるキヤビテイ内部を示す概略平面
図、第4図は、本発明による実施例3である半導
体装置におけるキヤビテイ内部を示す概略平面図
である。
1……パツケージ基板、2……ペレツト取付
部、3……ペレツト、4……ろう材、5……ボン
デイングパツド、5a,5b……電源パツド、
6,6a,6b,6c……リード、7,7a,7
b,7c,7d……ボンデイング部、8……リー
ド、9……キヤツプ、10……低融点ガラス、1
1……延長部。
1 is a cross-sectional view showing a semiconductor device according to a first embodiment of the present invention, FIG. 2 is a schematic partial plan view showing the inside of a cavity in the semiconductor device according to a first embodiment, and FIG. 3 is a cross-sectional view showing a semiconductor device according to a first embodiment of the present invention. FIG. 4 is a schematic plan view showing the inside of a cavity in a semiconductor device according to Example 2. FIG. 4 is a schematic plan view showing the inside of a cavity in a semiconductor device according to Example 3 of the present invention. DESCRIPTION OF SYMBOLS 1... Package board, 2... Pellet attachment part, 3... Pellet, 4... Brazing metal, 5... Bonding pad, 5a, 5b... Power supply pad,
6, 6a, 6b, 6c... lead, 7, 7a, 7
b, 7c, 7d... bonding part, 8... lead, 9... cap, 10... low melting point glass, 1
1...extension part.
Claims (1)
面上に形成されたペレツト取付けメタライズ層
と、前記ペレツト取付けメタライズ層と同一形成
主面に形成され、かつ、前記ペレツト取付けメタ
ライズ層に端部が近接した状態で配置された複数
のリードメタライズ層と、前記ペレツト取付けメ
タライズ層上に取り付けられたペレツトと、前記
ペレツトに形成された複数のボンデイングパツド
を前記リードメタライズ層の端部に電気的に接続
するワイヤとを備える半導体装置であつて、前記
ボンデイングパツドは、複数の信号用のボンデイ
ングパツドと、それら信号用のボンデイングパツ
ドを挟んで設けられた電力供給用の複数の電源ボ
ンデイングパツドとからなり、前記複数のリード
メタライズ層は、端部が前記複数の信号用のボン
デイングパツドに近接した状態で形成された信号
用のリードメタライズ層と、前記複数の電源ボン
デイングパツドに近接した状態で配置され、か
つ、互いに離在して形成されている複数のリード
部分が前記ペレツトおよび前記信号用のリードメ
タライズ層の端部の間を横切るように延在され互
いに連続するように形成された電力供給用の電源
リードメタライズ層とからなり、前記複数の信号
用のボンデイングパツドと前記複数の信号用のリ
ードメタライズ層および前記複数の電源ボンデイ
ングパツドと前記電力供給用の電源リードメタラ
イズ層とを互いに交差することなく前記ワイヤで
電気的に接続したことを特徴とする半導体装置。 2 前記パツケージ基板はセラミツクよりなるこ
とを特徴とする特許請求の範囲第1項記載の半導
体装置。[Scope of Claims] 1 A package substrate, a pellet attaching metallized layer formed on the main surface of the package substrate, and a pellet attaching metallized layer formed on the same main surface as the pellet attaching metallized layer and on the pellet attaching metallized layer. A plurality of lead metallization layers disposed with their ends close to each other, a pellet attached on the pellet attachment metallization layer, and a plurality of bonding pads formed on the pellets at the ends of the lead metallization layer. The bonding pad includes a plurality of bonding pads for signals and a plurality of bonding pads for power supply provided between the bonding pads for signals. The plurality of lead metallized layers include a signal lead metallized layer whose end portion is close to the plurality of signal bonding pads, and the plurality of power supply bonding pads. A plurality of lead portions arranged close to the lead and spaced apart from each other extend so as to traverse between the end portions of the pellet and the signal lead metallization layer and are continuous with each other. a power supply lead metallized layer for power supply formed as shown in FIG. A semiconductor device characterized in that the power lead metallized layer is electrically connected to the wires without crossing each other. 2. The semiconductor device according to claim 1, wherein the package substrate is made of ceramic.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59010179A JPS60154646A (en) | 1984-01-25 | 1984-01-25 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59010179A JPS60154646A (en) | 1984-01-25 | 1984-01-25 | Semiconductor device |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6042256A Division JP2527530B2 (en) | 1994-03-14 | 1994-03-14 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60154646A JPS60154646A (en) | 1985-08-14 |
| JPH0481859B2 true JPH0481859B2 (en) | 1992-12-25 |
Family
ID=11743057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59010179A Granted JPS60154646A (en) | 1984-01-25 | 1984-01-25 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60154646A (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003174111A (en) * | 2001-12-06 | 2003-06-20 | Sanyo Electric Co Ltd | Semiconductor device |
| JP7028706B2 (en) * | 2018-04-24 | 2022-03-02 | 株式会社日立産機システム | Safety cabinet |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6141246Y2 (en) * | 1977-02-28 | 1986-11-25 | ||
| JPS5930538Y2 (en) * | 1979-01-23 | 1984-08-31 | 日本電気株式会社 | semiconductor equipment |
| JPS5868951A (en) * | 1981-10-21 | 1983-04-25 | Hitachi Ltd | Semiconductor device |
| JPS58110063A (en) * | 1981-12-23 | 1983-06-30 | Nec Corp | Integrated circuit device |
| JPS58169949A (en) * | 1982-03-30 | 1983-10-06 | Matsushita Electronics Corp | Semiconductor device |
| JPS6020524A (en) * | 1983-07-14 | 1985-02-01 | Toshiba Corp | Semiconductor integrated circuit device |
-
1984
- 1984-01-25 JP JP59010179A patent/JPS60154646A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60154646A (en) | 1985-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5381039A (en) | Hermetic semiconductor device having jumper leads | |
| US5473514A (en) | Semiconductor device having an interconnecting circuit board | |
| US4417266A (en) | Power and ground plane structure for chip carrier | |
| KR940007649B1 (en) | Semiconductor device | |
| US6329710B1 (en) | Integrated circuit package electrical enhancement | |
| JPH1064946A (en) | Semiconductor device and its manufacture | |
| JPH0481859B2 (en) | ||
| JPH0645504A (en) | Semiconductor device | |
| JP2003209132A (en) | Lead frame assembly, and semiconductor device using it | |
| US7317244B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2527530B2 (en) | Semiconductor device | |
| JP2806168B2 (en) | Resin-sealed semiconductor device | |
| JP2539763B2 (en) | Semiconductor device mounting method | |
| JP2527530C (en) | ||
| JP2990120B2 (en) | Semiconductor device | |
| JPH0677284A (en) | Semiconductor device | |
| JPS635253Y2 (en) | ||
| JP2575904B2 (en) | Semiconductor device | |
| JPS63107126A (en) | Semiconductor device | |
| JPH1012804A (en) | Semiconductor device | |
| KR100533750B1 (en) | Lead Frame Used for the Fabrication of Semiconductor Package and Semiconductor Package Fabricated Using the Same | |
| JPH077037A (en) | Semiconductor integrated circuit device | |
| WO1998031051A1 (en) | Semiconductor device and method for manufacturing the same | |
| JPS6129139A (en) | Semiconductor device | |
| JPH0670243U (en) | Circuit board device |