JPS60152222A

JPS60152222A - 負荷電力制御装置

Info

Publication number: JPS60152222A
Application number: JP59006942A
Authority: JP
Inventors: 江田　忠弘; 敏森
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1984-01-18
Filing date: 1984-01-18
Publication date: 1985-08-10

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（Ｄ技術分野本発明は負荷電力制御装置に関し、特に、負荷と電源の
間に介挿したスイッチング手段の導通を制御して所定の
タイミンクで負荷の付勢、消勢を制御する負荷電力制御
装置の、スイッチング手段。

負荷等の短絡、断線等の異常検出に関する。

この種の制御装置で電力制御される負荷の代表的なもの
の１つに複写機の原稿照明用ランプがある。

■従来技術たとえは原稿照明用ランプは、複写シーケンスの所定の
タイミングで所定の時間だけイ］勢されるが、断線等が
あると複写がエラーとなり、スイッチング素子の短絡で
はランプが連続点灯となって照明部の過熱を生じ、ラン
プの断線をもたらすこともある。

そこで従来においては、負荷に並列にフィードバックト
ランスを接続しこのフィードバック１−ランスにモニタ
回路を接続している（例えば実開昭５４−７３４２号公
報）。これにおいては、モニタ回路の出力を参照しスイ
ッチング素子をオフに制御しているタイミングで負荷に
電圧が加わっているとスイッチング素子が短絡している
と判定し得る。また、スイッチング素子をオンにしてい
るタイミングで負荷に電圧が加わっていないとスイッチ
ング素子が断線していると判定し得る。

このようにスイッチング素子の短絡と断線は判定し得る
が、負荷の断線は判定し得ない。

（雀）目的本発明はスイッチング素子の短絡と負荷の断線および、
スイッチング素子の断線と負荷の短絡をも判定し得る負
荷電力制御装置を提供することを目的とする。

■構成上記目的を達成するために本発明においては。

負荷のインピーダンスよりも大きいインピーダンス素子
であって、このインピーダンス素子を介した負荷への通
電では負荷が実質」二付勢されない値のインピーダンス
を有するモニタ用インピーダンス素子をスイッチング素
子に並列に接続し：負荷に、それへの電圧印加と通電の
少なくとも一方を検出する検出手段を接続し：この検出
手段に、負荷の付勢、非イ」勢を示す信号を発生するモ
ニタ回路を接続する。

これによれば、スイッチング素子がオフのときにモニタ
用インピーダンス素子を介して負荷に電圧が加わり、次
のように負荷およびスイッチング素子の異常を検出し得
る。

第１図に本発明の一実施例を示す。この実施例は、複写
機の原稿照明用ランプ７（負荷）をトライアック６１Ｓ
（スイッチング素子）で通電制御するものである。

交流電源１には自己保持形電源スイッチ２を通して１−
ライアック６ＬＳおよびランプ７が直列に接続されてい
る。自己保持形電源スイッチ２は、操作子がオン操作さ
れると機械的にオン状態をランプし、操作子がオフ操作
されるとあるいは解除コイルに通電があるとラッチを解
除してオフに反転するものである。解除コイルには解除
回路４より解除付勢電流がパルス的に与えられる。

トライアック６１Ｓのゲートには、ダイオードおよびパ
ルストランス６９を介して１−リガパルス発生回路６８
よりグー１−オンパルスが与えられる。

ランプ７に並列に接続されたトランス６２１が負荷電圧
に比例した電圧を発生し、これがダイオードブリッジ６
２２を通して実効値検出回路６３に与えられ、回路６３
がランプ７に供給される電力の実効値を示すアナログ信
号を差動増幅器６５の逆相入力端に与える。一方、目標
負荷を指示するアナログ電圧が基′＄電圧発生回路６４
より差動増幅器６５の正相入力端に与えられ、目標負荷
に対する実負荷の差対応の電圧が移相回路６６に与えら
れる。

電源ｌの電圧のゼロクロス点に同期したパルス（ゼロク
ロスパルス）が１−ランス７０およびダイオードブリッ
ジ７１を介してゼロクロス検出回路７２・で発生され、
鋸歯状波発生回路７３がゼロクロス点から立上り始めて
次のゼロクロス点で基底値に低下しまた立上り始めるの
こぎり歯状の電圧を発生し、これを移相回路６６に与え
る。移相回路６６は、のこぎり波が回路６４の出力に達
っした時点からゼロクロス点まで高レベルで他の期間で
は低レベルのパルス電圧を発生しゲー１−６７を介して
１−リガパルス発生回路６８に与える。回路６８はゲー
１−６７がオンで該パルス電圧が低レベルから高レベル
に変化したときにトリガパルスをトランス６９に出力す
る。トライアック６１ＳはＩ−ランス６９の出力パルス
でオン１〜リガされる。

ランプ７を点灯する期間の間、マイクロプロセッサを主
体とする複写機の中央制御ユニット８が、ゲートオン信
号をゲート６７に与える。３は負荷電力制御器６および
その他の制御系に制御電圧を与える電源回路である。１
１はサイリスクスイッチングに用いられるスナバ回路で
ある。

本発明を実施するため、１〜ライアツク９に並列にモニ
タ用インピーダンス素子９を接続し、１ヘランス６２１
およびダイオードブリッジ６２２を負荷への電圧印加を
検出する検出手段として利用し、ダイオードブリッジ６
２２の出力端にモニタ回路ｌＯを接続している。

インピーダンス素子９は本例では抵抗器であり、その抵
抗値は、ランプ７の抵抗値よりも格段に大きい値として
、トライアック６１Ｓがオフのときランプ７にはリーク
電流程度の１発光せずしかも格別に温度−に昇もしない
微少電流を供給し、ランプ７が正常であるときには、こ
のインピーダンス素子９に電源電圧のほとんどが加わり
、ランプ７には実質上電圧が加わらない値としている。

これにより、トライアック６　］、　Ｓがオフのときに
は１−ランス６２１には負荷通電電圧が表われない。し
かし、トライアック６１Ｓがオフでもランプ７が断線し
ていると、電源電圧相当の電圧がトランス６２＋に加わ
り、負荷通電電圧相当の電圧が表われる。

トランス６２１の出力は、モニタ回路１０においてダイ
オード１０１を介してコンデンサ１０２に印加される。

ダイオードブリッジ６２２の出力電圧が負荷通電電圧あ
るいはそれに相当する電圧であると、コンデンサ１０２
の電位が」二昇し、トランジスタ１０３が導通する。ト
ランジスタ１０が導通すると低レベルＬ、の電圧が中央
制御ユニット８に与えられる。ダイオードブリッジ６２
２の出力が非通電電圧（アースレベル）であるとコンデ
ンサ１０２の電位がアースレベルであり、トランジスタ
１０３は導通せず、中央制御ユニット８には高レベルの
電圧が与えられる。モニタ回路１０のトランジスタ１０
４もトランジスタ１０３と同じモードでオン、オフする
。１ヘランジスタ１０５は１０４と逆のモードでオン、
オフする。タイマ１０８はそれに電源が投入されると高
レベルＨの出力を生じているが、１−ランリスク１０５
がオフ（負荷通電電圧発生）になってから時限を開始し
。

この例では７　ｓｅｃを越えてトランジスタ１０５がオ
フを継続するとその出方を低レベルとし、インバータ１
０９を介して、またオアゲー１〜５を介して解除回路４
を付勢する。解除回路４は付勢されると自己保持形電源
スイッチ２の解除コイルに通電する。これによりスイッ
チ２がオフになる。１ヘランジスタ１０５がオフ（負荷
通電電圧発生）になってから時限を開始してこの例では
７　ｓｅｃ未満で１−ランリスク１０５がオフに戻ると
、タイマ１０８の出力は高レベル状態を継続する。この
例では複写においてランプ７は７　ｓｅｃ以上継続して
点灯することがないので、７　ｓｅｃを異常点灯判定時
間に設定している。

中央制御ユニッ１〜８は、所定のタイミングでトランジ
スタ１０５の出力を参照して異常判定を行なう。この中
央制御ユニット８とタイマ１．０８による異常判定動作
は次の通りである。

注）＊：中央制御ユニット８は、短絡又は断線と判定し
たらオアゲート５に高レベルパルスを送ってスイッチ２
を遮断する。

＊＊：１．ランリスク１０３の出力がアースレベル（ト
ランジスタ１０５の出力が高レベル）のまま７　ｓｅｃ
が経過すると、タイマ＋０８はその出力を低レベルとし
、スイッチ２を遮断する。

第２図に本発明のもう１つの実施例を示す。この例は、
スイッチング１−ランジスタロ１Ｔ（スイッチング素子
）でランプ７の通電を制御するようにしている。検出手
段は抵抗器７５．演算増幅器７６および１〜ランジスタ
フ７で構成されている。

この例ではランプ７に通電電圧あるいはそれに相当する
電圧が加わっている間に１−ランジスタフ７が導通し、
モニタ回路１０の発光ダイオード１０１Ｐおよび１０２
Ｐを発光させる。モニタ回路ＩＯには、前記実施例のト
ランジスタ１０３および１０４にそれぞれが対応するフ
第１−１−ランジスタ１０３Ｐおよび１０４Ｐがあり、
発光ダイオード１．　ＯＩ　Ｐおよび１０２Ｐが発光す
るとそれぞれ導通する。フォト１〜ランシスタ１０３Ｐ
の出力はトランジスタ１０３の出力と同様に中央制御ユ
ニット８に与えられ、フオｌ−１−ランリスタ１０４Ｐ
は１〜ランシスタ］、　０４と同様にトランジスタ１０
５のベース電位を制御する。

その他の構成および異常判定は前記実施例と同様である
。

（荘）効果以上の通り本発明によれば、スイッチング素子の短絡、
断線および負荷の短絡のみならず負荷の断線をも検知し
得る。

【図面の簡単な説明】

第１図および第２図はそれぞれ本発明の一実施例を示す
電気回路図である。６１Ｓ：ｌ−ライアック（スイッチング素子）６１１’
：ｌ〜ランジリス（スイッチング素子）７：ランプ（負
荷）９：モニタ用インピーダンス素子ｊｌ：スナバ回路持前出願人　株式会社リコー

Claims

【特許請求の範囲】

（１）負荷と電源との間に介挿したスイッチング素子お
よびこのスイッチング素子の導通を制御するスイッチン
グ制御手段を備える負荷電力制御装置において；負荷のインピーダンスよりも大きいインピーダンス素子
であって、このインピーダンス素子を介した負荷への通
電では負荷が実質」二付勢されない値のインピーダンス
を有するモニタ用インピーダンス素子をスイッチング素
子に並列に接続し：負荷に、それへの電圧印加と通電の
少なくとも一方を検出する検出手段を接続し：検出手段
に、負荷の付勢、非付勢を示す信号を発生するモニタ回
路を接続した：ことを特徴とする、負荷電力制御装置。
（２）モニタ回路は、負荷の付勢が設定時間以」二継続
すると電源遮断信号を発生するタイマ手段を備える前記
特許請求の範囲第（１）項記載の、負荷電力制御装置。