JPS60152155A - 符号化方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は画像や音声等のアナログ信号を２値打号に変換
する符号化に係り、特に伝送路の特性上、符号がある閾
値以上″０”または１”となることが許されない場合に
好適な符号化方式に関する。

〔発明の背景〕

伝送路の特性や受信側におけるタイミング再生のために
、符号がある閾値以上連続して６０”や１”となっては
ならない通信系がある°。この連続を防ぐ方法として以
下の二進シの手段が知られる。

第１は、符号化した結果にさらに、余分の符号を付加す
る方法である。これは、連続数を確実にある閾値以下に
できる利点を有する。しかし、伝送すべき符号が多くな
る欠点がある。

第２は、スクランブル法と呼ばれる方法でラシ、上記の
符号化した結果に疑似乱数を加え合せるものである。し
かし、これでは上記の連続数を確実に閾値以下にするこ
とはできないという欠点がある。

〔発明の目的〕

本発明の目的は、上記の欠点を解決するため、余分の符
号を付加することなく、符号の０”、または′１”の連
続数を確実にある閾値以下にする符号化方式を提供する
ことにある。

〔発明の概要〕

上記目的を達成するため、本発明は画像や音声の下記の
性質を活用し、上記の符号の連続数がある閾値以上とな
る可能性がある場合には、元の画像や音声を修正するこ
とを特徴とする特即ち、画像や音声は計算機で扱われる
データ等と異なシ、はとんど気づかれることなく修正を
行なうことが可能という性質を持つ。

〔発明の実施例〕

以下、本発明の第１の実施例を第１図により説明する。

同図（ａ）は、従来の方式であり、動作は以下の通シで
ある。即ち、画像や音声等の信号はアナログ／デジタル
変換器１を通して複数ビットのデジタル信号に変換され
る。このデジタル信号は、パラレル／シリアル変換回路
２によシ、１ビツトずつの信号に変換され、伝送装置３
へ送出される。

この時、全体のクロックは、クロック発生回路４から供
給される。

次に本発明を同図（ｂ）で説明する。図において１から
４までが従来と同一であシ、５．６が新規に追加された
部分である。追加された部分について詳しく説明する。

符号の”０”、′１″の連続数計数回路５は、伝送装置
３に送出される符号と、クロック発生回路４が発生する
クロックとを用いて上記の連続数を引数する。その引数
結果により、上記のアナログ／デジタル変換器１の出力
の例えば最下位の桁のビットを修正回路６により修正し
、上記の連続を防止する。

次に、連続数計数回路５、修正回路６の具体的構成例を
第２図で説明する。即ち、カウンタ５１゜５２は、クロ
ック発生回路４の発生クロックをカウントする。同時に
、伝送装置３に送出される符号をクリア端子に直接、ま
たはインバータ５３を通して接続する。この結果、符号
が′０”の場合はカウンタ５１が、また、１”の場合は
カウンタ５２がクリアされ、表示値が０”となる。従っ
て、カウンタ５１は”１”の連続数、カウンタ５２は“
０″の連続数を計数できる。

上記の計数値は比較器５４．５５によりあらかじめ定め
られた閾値と比較される。閾値以上となると比較器５４
はＯを、比較器５５は１を出力する。

修正回路６のＡＮＤゲート６１は、上記の比較器５４の
出力とアナログ／デジタル変換回路１の出力との論理積
をとる。この結果、符号の１”が閾値以上続いた場合に
は、比較器５４の出力がＯとなるので、ＡＮＤゲート６
１の出力も０となる。他の場合には、アナログ／デジタ
ル変換回路１の出力がそのまま出力される。

Ｏ几ゲート６２も同様な動作により、符号の０”がある
閾値以上連続した場合には、１を出力し、他の場合には
、上記のＡＮＤゲート６１の出力をそのまま出力する。

以上、画像や音声をアナログ／デジタル変換して、その
まま伝送路に送出する場合を説明した。

本発明は、さらにこれらを高能率圧縮して伝送する場合
にも有効であることは明らかである。以下その場合を第
２の実施例として第３図により説明する。図において、
１〜６が第１図と同等であり、特に５，６が前の実施例
で説明した本発明の特徴部分である。他の部分は従来か
ら知られる高能率圧縮と同等である（例え−ば吹抜著［
画像のディジタル信号処理」日刊工業新聞社列、ｐｐ１
４７．図９．３）。

そこで、まず従来例の部分のみを簡単に説明する。

即ち、アナログ／デジタル変換器１により、デジタル化
された画像や音声の信号は、減算回路７によシ、予測回
路８で生成された予測値との差をとられる。上記の予測
誤差に従い、非線形量子化回路９は高能率圧縮するため
に非線形な量子化を行ない、符号を生成する。その結果
はパラレル／シリアル変換回路２によシ１ビットずつの
信号に変換され、伝送装置３に送出される。上記の非線
形量子化回路９出力は、同時に代表値設定回路１０によ
シ逆変換された後に、加算回路１１によシ上記の予測回
路８の出力との和をとる。その結果は予測回路８に入力
され、次の信号のための予測値が生成される。

次に本発明による部分を説明する。即ち、符号の連続数
は上記の連続数計数回路５により計数され、計数値と閾
値とを比較した結果は、上記の修正回路６に送出される
。上記の結果に従い、非線形量子化回路９の出力のうち
１ビツトの符号が修正され、上記の連続が防止される。

以上説明した実施例の他に以下の変形例も本発明の範囲
内であることは明らかである。

（１）修正回路６において、第１図のアナログ／デジタ
ル変換器１の出力や第３図の非線形量子化回路９の出力
が全て０”、または１”の時のみ上記の修正を行なって
もよい。

（２）第３図の非線形量子化回路は通常リードオンリー
メモリ（ＲＯＭ）を使う。即ち、入力をアドレスとし、
非線形量子化された値はデータとして取出す。そこで、
修正回路６に加えるｗ′０”、または１”の連続の有無
の信号を上記のＲＯＭのアドレスに加えることにより、
修正を行なってもよい。この時、非線形量子化の特性（
非線形量子化を行なう時の閾値）を変えてもよい。

（３）パラレル／シリアル変換回路２により　パラレル
／シリアル変換された符号をさらに符号変換してもよい
。

符号変換回路の一例を第４図に示す。即ち、上記のパラ
レル／シリアル変換された符号が１°′の時は、排他的
論理和回路１００によシ、遅延素子１０１により遅延さ
れた符号が反転し１０″の時は、遅延された符号は変わ
らない。

このときの符号変換例を示すと第１表の如くである。従
って、この例に示した符号変換を行なう場合には、連続
数計数回路５や修正回路６は、パラレル／シリアル変換
された符号がある閾値以上連続して′０”とならないよ
うに構成すればよい。

第１表 （４）本発明の説明における伝送とは、記録などを含む
広義のものである。

〔発明の効果〕

以上説明したように、本発明によれば余分な符号を付加
することなく、符号が一定の閾値以上連続して０”や′
１”になることを確実に防止できる効果がある。また、
それらを実現する手段も容易なので、実用上多大の効果
を発揮する。

【図面の簡単な説明】

第１図は画像や音声の通信装置を示し、（ａ）は従来例
、（ｂ）は本発明の第１の実施例を説明するブロック図
、第２図は第１図（ｂ）の要部の詳細を示すブロック図
、第３図は本発明の第２の実施例の構成を示すブロック
図、第４図は本発明の他の実施例４示すブロック図であ
る。 １・・・アナログ／デジタル変換器、２・・・パラレル
／シリアル変換回路２．３・・・伝送装置、４・・・ク
ロック発生回路、５・・・連続数計数回路、６・・・修
正回路、７・・・減算回路、８・・・予測回路、９・・
・非線形量子化回路、１０・・・代表値設定回路、１１
・・・加算回路、５１．５２・・・カウンタ、５３・・
・インバータ、５４゜５５−ｉ＠ジ”−ｈＮＤ″′−）
・６２−ＯＲゲート、１００・・・排他的論理和、１ｏ
１・・・遅延素子。 纂　１　図 Ｃし 第　２　図 ■　３　図 、−／１ 第　４　図

Claims (1)

【特許請求の範囲】
1. アナログ信号を２値打号に変換する一号化装置と、′０
   ′”あるいはＮ　Ｉ　ＩＩの連続数に上限のある伝送装
   置からなる系において、上記上限をこえる、あるいはこ
   える可能性があると判定される場合には、原アナログ信
   号を変更したる如くに符号語を変更することを特徴とす
   る符号化方式。