JP2833005B2 - フレーム分解回路及び方法 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、画像信号をブロック構造に変換し、ブロ
ック毎にダイナミックレンジに適応した符号化を行い、
この符号化で発生した付加的データ及び量子化コードを
送信する伝送システムに適用されるフレーム分解回路及
び方法に関する。

〔従来の技術〕

本願出願人は、特開昭61−144989号公報に記載されて
いるような、２次元ブロック内に含まれる複数画素の最
大値及び最小値の差であるダイナミックレンジを求め、
このダイナミックレンジに適応した符号化を行う適応符
号化装置を提案している。また、特開昭62−92620号公
報に記載されているように、複数フレームに各々含まれ
る領域の画素から形成された３次元ブロックに関してダ
イナミックレンジに適応した符号化を行う適応符号化装
置が提案されている。更に、特開昭62−128621号公報に
記載されているように、量子化を行った時に生じる最大
歪みが一定となるように、ダイナミックレンジに応じて
ビット数が変化する可変長符号化方法が提案されてい
る。

上述のダイナミックレンジに適応した符号化（ADRCと
称する）は、伝送すべきデータ量を大幅に圧縮できるの
で、ディジタルVTRに適用して好適である。特に、可変
長ADRCは、圧縮率を高くすることができる。しかし、可
変長ADRCは、伝送データの量が画像の内容によって変動
するため、エラー伝播が問題となる。エラー伝播を防ぐ
ために、１ブロックの伝送データ毎の区切りに検出信号
（ブロック終端コード）が挿入される。受信側のフレー
ム分解回路では、ブロック終端コードを検出することに
より、受信データをブロック毎に分解する。

従来からブロック終端コードを挿入することは、ラン
レングスリミッティッド符号、ハフマン符号等の可変長
符号に関してもなされていた。第６図は、ハフマン符号
のコード変換表を示す。０から31までの各値が１ビット
から11ビットの長さの符号化コードに変換される。簡単
な例として、８個の値を１ブロックとして符号化コード
を伝送する時にの伝送データの構成の一例を第７図に示
す。第７図では、先頭に１枚の画像内のブロックの位置
を示すブロックアドレスが付加され、その後に８個の値
（1,4,0,0,2,3,1,2）の符号化コードが順次配され、最
後にブロック終端コードEOBが位置している。ブロック
終端コードEOBは、ビートパターンのマッチングで検出
される。

〔発明が解決しようとする課題〕

かかるデータ構成で、伝送時のエラーが発生し、値０
と対応する１ビットが“1"から“0"に変わると、第７図
の下側に示すように、（0101101）の符号化コードが値
６として復号され、その後の（01000）のビットパター
ンがブロック終端コードEOBとして検出される。このよ
うに、エラーにより、誤ったブロック終端コードEOBの
検出がされると、正しいブロックの区切りで受信データ
を分解することができない。また、EOB自体がエラーを
含む場合にも、同様の問題が生じる。

前述の可変長ADRC符号化は、従来のハフマン符号等の
可変長符号と比較すると、ブロック終端コードEOBの挿
入位置が付加コードであるダイナミックレンジDRから予
想できる特徴を有している。

従って、この発明の目的は、可変長ADRCの特徴を利用
してブロック終端コードを正しく検出でき、受信データ
の切出しを正しく行うことが可能なフレーム分解回路及
び方法を提供することにある。

〔課題を解決するための手段〕

請求項１の発明は、ブロック構造のディジタル画像信
号のブロックの最大値MAX及び最小値MINと、最大値MAX
及び最小値MINの差のダイナミックレンジDRが検出さ
れ、最大値又は最小値で正規化されたブロック内の画素
データが元のビット数より少なく、且つダイナミックレ
ンジDRに応じた可変のビット数ｎのコード信号DTに符号
化され、ダイナミックレンジDRの情報を有する付加コー
ドと、コード信号DTとが順次配されると共に、ブロック
の区切りを示す所定のビットパターンを有するブロック
終端コードEOBが付加されたデータが入力され、ブロッ
クの各々のブロックの区切りを検出するフレーム分解回
路であって、 受信されたダイナミックレンジDRの情報に基づいてビ
ット数ｎを検出し、 検出されたビット数ｎからブロック終端コードEOBの
存在する位置を示す第１のパルス信号P1を発生すると共
に、 ブロック終端コードEOBの存在しうる位置のコードの
パターンをマッチングで検出し、この検出出力に基づい
てブロック終端コードEOBの存在する位置を示す第２の
パルス信号P2を発生し、 少なくとも第１のパルス信号P1及び第２のパルス信号
P2に基づいてブロックの区切りを示す検出パルスPdを発
生するようにしたフレーム分解回路である。

請求項２の発明は、さらに、現在処理しているブロッ
クの次のブロックのブロック終端コードEOBを検出でき
たか否かを示す第３のパルス信号P3を発生し、 第１、第２及び第３のパルス信号（P1,P2,P3）に基づ
いてブロックの区切りを示す検出パルスPdを発生するよ
うにしたフレーム分解回路である。

請求項３の発明は、請求項１の発明のようにフレーム
分解を行うようにしたフレーム分解方法である。

請求項４の発明は、請求項２の発明のようにフレーム
分解を行うようにフレーム分解方法である。

〔作用〕

受信データ中の付加的コードであるダイナミックレン
ジ情報からブロックの量子化ビット数ｎが検出できる。
可変長のデータは、量子化コードDTであるので、１ブロ
ックのデータの最後に付加されたブロック終端コードEO
Bの位置が予想できる。この位置を示す第１の位置パル
スP1が形成される。また、ブロック終端コードEOBは、
特定のビットパターンを有するので、マッチングでブロ
ック終端コードEOBの検出がされ、第２の位置パルスP2
が形成される。これらの第１の位置パルスP1と第２の位
置パルスP2の両者からブロック終端コードEOBの位置と
思われるタイミングで発生する検出パルスPdが形成され
る。この検出パルスPdを用いて受信データをブロック毎
に正しく切り出すことができる。

〔実施例〕

以下、この発明の一実施例について、図面を参照して
説明する。この説明は、下記の順序でなされる。

a.送信側 b.受信側 c.伝送データ d.フレーム分解回路 e.変形例 a.送信側 第１図は、この一実施例が適用される伝送システムの
送信側の構成を示し、１で示す入力端子に、１サンプル
が８ビットにディジタル化されたディジタルビデオデー
タが供給される。ビデオデータは、ブロック化回路２
で、走査線の順序からブロックの順序にデータの配列が
変換される。１フレーム或いは１フィールドの画面が例
えば（４×４＝16画素）の２次元ブロックに細分化され
る。

ブロック化回路２の出力信号が最大値検出回路３、最
小値検出回路４及び遅延回路５に供給される。検出回路
３及び４の夫々は、ブロックの最大値MAXと最小値MINと
を検出する。遅延回路５は、最大値MAX及び最小値MINを
検出する時間、データを遅延させる。減算回路６で（MA
X−MIN）の演算がされ、減算回路６からダイナミックレ
ンジDRが得られる。減算回路７では、遅延回路５からの
ビデオデータから最小値MINが減算され、最小値が除去
されることで正規化されたビデオデータが減算回路７か
ら得られる。正規化は、最小値MINとの差に限らず、最
大値MAXとの差を演算することで行っても良い。減算回
路６からのダイナミックレンジDRと減算回路７からの正
規化されたビデオデータとが量子化回路８に供給され
る。

量子化回路８から元のビット数（８ビット）より少な
く、また可変のビット数ｎ例えば０、１、２、３又は４
ビットの量子化コードDTが得られる。量子化回路８は、
ダイナミックレンジDRに適応して量子化を行う。つま
り、ダイナミックレンジDRの大きさで定まるそのブロッ
クの量子化ビット数ｎで最小値除去後のビデオデータが
再度、量子化される。量子化ビット数ｎは、ダイナミッ
クレンジDRが大きい程、多くされる。量子化回路８は、
ダイナミックレンジDRを複数のしきい値と比較して量子
化ビット数ｎを決定する回路と、この量子化ビット数ｎ
とダイナミックレンジDRとから量子化ステップを形成す
る割算回路と、量子化ステップで最小値が除去されたビ
デオデータを割算し、その商を切り捨てで整数化した値
（量子化コードDT）を形成する回路とから構成される。
より実際的には、ダイナミックレンジDRと最小値除去後
の画素データとが供給されるROMにより量子化回路８が
構成される。

ダイナミックレンジDR及び最小値MINがパリティ発生
回路９及び10に夫々供給され、エラー検出符号のパリテ
ィが発生される。更に、11で示す入力端子からブロック
終端コードEOBが供給され、コードEOBがパリティ発生回
路12に供給され、エラー検出符号のパリティが発生され
る。エラー検出符号としては、CRCコード等を使用でき
るが、この例は、１ビットのパリティビットが付加され
る単純パリティである。また、必要に応じて、エラー検
出のみならじ、エラー訂正能力を持つ符号を使用しても
良い。

量子化回路８からの量子化コードDTと、パリティ発生
回路９、10、12からのダイナミックレンジDR、最小値MI
N、ブロック終端コードEOB、これらに関するパリティコ
ードからなる付加コードとがフレーム化回路13に供給さ
れる。フレーム化回路13では、１枚の画像内の位置を示
すブロックアドレスが付加され、その出力端子14に伝送
データが発生する。パリティコードの形成は、フレーム
化回路13内で行うようにしても良い。また、ダイナミッ
クレンジ情報の伝送のために、最大値MAX、最小値MIN、
ダイナミックレンジDRの内の二つのデータを伝送すれば
良い。

b.受信側 第２図は、上述の送信側と対をなす受信側の構成を示
す。第２図において、21で示す入力端子に入力された受
信データは、フレーム分解回路22に供給される。フレー
ム分解回路22では、ブロック終端コードEOBが検出され
ることで、受信データが分解され、量子化コードDT、最
小値MIN、ダイナミックレンジDRが分離してフレーム分
解回路22から出力される。このフレーム分解回路22につ
いては、後で詳述する。

フレーム分解回路22からのダイナミックレンジDRと量
子化コードDTとが復号回路23に供給される。復号回路23
は、ダイナミックレンジDRからそのブロックの量子化ビ
ット数ｎを検出し、量子化ビット数ｎから量子化ステッ
プを求め、量子化コードDTと量子化ステップとを乗算
し、乗算出力を整数化する。復号回路23をROMで構成す
るのが実際的である。

復号回路23の出力信号が加算回路24に供給され、加算
回路24で最小値MIN加算され、加算回路24からは、各画
素に対応して復元データが得られる。この復元データが
ブロック分解回路25に供給され、ブロック分解回路25の
出力端子26からは、元の順序（即ち、走査線の順序）の
ビデオデータが得られる。

c.伝送データ １ブロックが16画素で構成されるこの実施例における
伝送データについて、第３図及び第４図を参照して説明
する。第３図に示すように、１ブロックの伝送データ
は、ｍビットのブロックアドレスと８ビットの最小値MI
N及びMINに対するパリティビットと８ビットのダイナミ
ックレンジDR及びDRに対するパリティビットと（16×
ｎ）ビットの量子化コードDTと５ビットのブロック終端
コードEOB及びEOBに対するパリティビットとが順次配さ
れたデータ構成を有する。量子化ビット数ｎは、（０、
１、２、３又は４ビット）である。

つまり、第４図に示すように、この実施例では、量子
化ビット数ｎの夫々に応じて１ブロックのビット数が定
まる。（ｎ＝０）の場合には、１ブロックのデータが
（ｍ＋８＋８＋５）ビットであり、（ｎ＝１）の場合に
は、１ブロックのデータが（ｍ＋８＋８＋16＋５）ビッ
トであり、（ｎ＝２）の場合には、１ブロックのデータ
が（ｍ＋８＋８＋32＋５）ビットであり、（ｎ＝３）の
場合には、１ブロックのデータが（ｍ＋８＋８＋48＋
５）ビットであり、（ｎ＝４）の場合には、１ブロック
のデータが（ｍ＋８＋８＋64＋５）ビットである。可変
長ADRCは、上述のように、１ブロック当たりのデータ量
が割り当てビット数ｎに対応しており、受信側でブロッ
ク終端コードEOBの位置が予想できる。

d.フレーム分解回路 第５図は、かかる特徴を利用したフレーム分解回路22
の一例を示す。このフレーム分解回路22では、３種類の
検出結果から総合的にブロック終端コードEOBが検出さ
れる。第１の検出方法では、ダイナミックレンジDRに基
づいてブロック終端コードEOBの位置が決定される。第
２の検出方法では、ブロック終端コードEOBの可能正の
ある位置で、ビートパターンのマッチングでブロック終
端コードEOBが検出される。第３の検出方法では、次の
ブロックの分解の是非から逆に現在のブロックのブロッ
ク終端コードEOBの位置が検出される。

これらの３個の検出方法は、伝送時に発生するエラー
に対して、互いに異なる特性を有している。つまり、ダ
イナミックレンジDRがエラーデータの場合には、第１の
検出方法では、正しい検出が不可能となり、第２又は第
３の検出方法が有効である。また、ブロック終端コード
EOBがエラーデータの場合には、第２の検出方法では、
正しい検出が難しく、第１又は第３の検出方法が有効で
ある。更に、ダイナミックレンジDR及びブロック終端コ
ードEOBの両者がエラーデータの場合には、第３の検出
方法が有効である。従って、ダイナミックレンジDR及び
ブロック終端コードEOBのエラーの状態から何れの検出
方法を優先させるかが判断される。

第５図において、21で示す入力端子からの受信データ
が１ブロックの遅延量を持つブロック遅延回路31を介し
てシフトレジスタ32に供給される。シフトレジスタ32に
は、ビットクロックCKが供給される。シフトレジスタ32
の直列出力がゲート回路33を介して出力される。ゲート
回路33の出力側の量子化コードDTが得られる。シフトレ
ジスタ32の９ビットの並列出力がラッチ34に供給され
る。

ラッチ34は、ラッチパルス発生回路35からのラッチパ
ルスにより９ビットの受信データをラッチする。ラッチ
パルス発生回路35には、カウンタ36の計数値が供給され
る。カウンタ36は、ビットクロックCKを計数する。ラッ
チパルス発生回路35は、カウンタ36の計数値が（ｍ＋
９）に一致した時に最小値MIN及びパリティビットを取
り込むためのラッチパルスを発生し、また、カウンタ36
の計数値が（ｍ＋18）に一致した時にダイナミックレン
ジDR及びパリティビットを取り込むためのラッチパルス
を発生し、更に、カウンタ36の計数値がスイッチ回路44
からの値に一致した時にブロック終端コードEOB及びパ
リティビットを取り込むためのラッチパルスを発生す
る。また、発生したラッチパルスを計数するカウンタ37
が設けられている。

38で示す検出パルス発生回路は、受信データのブロッ
ク終端コードEOBの検出に基づいてブロックの区切りを
示す検出パルスPdを発生する。つまり、異なる第１、第
２及び第３の検出方法で得られたEOBを示す位置パルスP
1,P2,P3が検出パルス発生回路38に供給され、ダイナミ
ックレンジDR及びEOBのエラー検出結果を示す検出信号P
4及びP5を見た上で、前述のように、総合的に正しいと
判断される位置パルスから検出パルスPdが形成される。

この検出パルスPdがカウンタ36及び37のクリア端子に
供給され、ブロック毎にこれらのカウンタ36及び37がク
リアされる。また、検出パルスPdがゲートパルス発生回
路39に供給され、ゲート回路33のオン／オフを制御する
ゲートパルスが形成される。ゲート回路33は、量子化コ
ードDTのタイミングでのみオンする。

ラッチ34の並列出力として取り出されたダイナミック
レンジDRがROM40及びエラー検出回路41に供給される。
ダイナミックレンジDRと対応する量子化ビット数ｎがRO
M40から出力される。量子化ビット数ｎがビットシフト
回路で構成された16倍回路42を介して加算回路43に供給
される。加算回路43には、（ｍ＋18＋６）の値が供給さ
れており、加算回路43の出力は（16n＋ｍ＋18＋６）の
値である。この値は、エラーの無いダイナミックレンジ
DRが検出された時に、受信されたブロックのブロック終
端コードEOBの位置を示している。

加算回路43の出力信号がスイッチ回路44の一方の入力
端子ａに供給され、その他方の入力端子ｂには、データ
発生回路45の出力信号が供給される。スイッチ回路44
は、エラー検出回路41の検出出力P4で制御され、エラー
が無い時には、入力端子ａが出力端子ｃと接続され、エ
ラーが検出された時には、入力端子ｂが出力端子ｃと接
続される。このエラー検出回路41の検出出力P4は、検出
パルス発生回路38に供給される。ダイナミックレンジDR
がエラーデータの場合には、ダイナミックレンジDRから
量子化ビット数ｎが知ることができないので、ブロック
終端コードEOBのとりうる位置を示す５個のデータ（ｍ
＋18＋６、ｍ＋18＋６＋16、ｍ＋18＋６＋32、ｍ＋18＋
６＋48、ｍ＋18＋６＋64）がデータ発生回路45から順次
発生する。スイッチ回路44の出力端子ｃからのブロック
終端コードEOBの位置を示すデータがラッチパルス発生
回路35に供給され、EOBをラッチするためのラッチパル
スが形成される。

検出パルスPdでクリアされ、ラッチパルスを計数する
カウンタ37の計数出力がデコーダ46に供給される。ラッ
チパルスの発生のタイミングが正しい時には、１ブロッ
クの受信データの中で、最小値MINをラッチするため
に、最初にラッチパルスが発生し、次に、ダイナミック
レンジDRをラッチするために、２番目のラッチパルスが
発生し、更に、ブロック終端コードEOBをラッチするた
めに、３番目（エラーが有る時には、３番目から７番目
までの５個）のラッチパルスが発生する。従って、これ
らのラッチパルスと対応するデコーダ46の出力信号によ
り、MIN、DR、EOBを分離して取り出すことができる。ラ
ッチ回路34からの受信データが供給されるゲート回路4
7、48、49が設けられ、ゲート回路47から最小値MINが取
り出され、ゲート回路48からダイナミックレンジDRが取
り出され、ゲート回路49からブロック終端コードEOBが
取り出される。また、デコーダ46のEOBのゲートに使用
された出力信号が第１の検出方法の位置パルスP1とし
て、検出パルス発生回路38に供給される。

ゲート回路49からのブロック終端コードEOB（パリテ
ィビットを含む）がエラー検出回路50及び一致検出回路
51に供給される。一致検出回路51では、データ発生回路
52からのEOBのビットパターンとゲート回路49の出力デ
ータとの一致検出を行う。エラー検出回路50の検出信号
（エラー無しの時に“1"、エラー有りの時に“1"）と一
致検出回路51の検出信号（一致の時に“1"、不一致の時
に“0"）がANDゲート53に供給される。ANDゲート53の出
力信号が第２の検出方法の位置パルスP2として、検出パ
ルス発生回路38に供給される。また、エラー検出回路50
の検出信号P5が検出パルス発生回路38に供給される。

第３の検出方法、即ち、次のブロックにおけるデータ
の切出しの是非からブロック終端コードEOBの位置を示
す信号P3を検出する方法のために、ブロック遅延回路31
の入力側の受信データが使用される。

受信データが検査回路61、62、63、64及び65に供給さ
れる。検査回路61は、一点鎖線で囲んで示され、他の検
査回路62、63、64、65は、検査回路61と同様の構成を有
しているために、その詳細が省略されている。検査回路
61は、量子化ビット数ｎが（ｎ＝０）の時に検出パルス
Pdを検査する。検査回路62、63、64及び65は、（ｎ＝
１）、（ｎ＝２）、（ｎ＝３）、（ｎ＝４）の時に夫々
検出パルスPdを検査する。これらの検査回路61〜65の出
力信号は、検出パルスPdにより正しくブロックの切出し
ができた時に“1"となる。検査回路61〜65の出力信号が
ORゲート66に供給され、ORゲート66の出力信号が位置パ
ルスP3として検出パルス発生回路38に供給される。

検査回路61には、ビットクロックCKを計数し、ORゲー
ト68の出力信号でクリアされるカウンタ67が設けられて
いる。ORゲート68には、検出パルスPdと一致検出回路69
の出力信号（一致の時に“1"である）とが供給される。
カウンタ67の計数出力が一致検出回路70及び71に供給さ
れる。一致検出回路70には、（ｍ＋18）の値（即ち、ダ
イナミックレンジDRの位置と対応する値）が供給され、
一致検出回路70の一致出力がラッチ72に供給される。一
致検出回路71には、加算回路77の出力信号が供給され、
一致出力がラッチ73に供給される。

ブロック遅延回路31の入力側からの受信データがシフ
トレジスタ74により並列データに変換され、シフトレジ
スタ74の並列出力がラッチ72及び73に供給される。ラッ
チ72は、一致検出回路70の一致出力で受信データをラッ
チするので、ラッチ72からは、ダイナミックレンジDR及
びパリティビットの計９ビットの並列出力が発生する。
ダイナミックレンジDRがROM75に供給され、RAM75から量
子化ビット数ｎが特定される。ROM75の出力信号が16倍
回路76を介して加算回路77に供給される。加算回路77に
は、（ｍ＋18＋６）の値が供給されており、加算回路77
の出力信号が一致検出回路71に供給される。

一致検出回路71の一致出力は、ブロック終端コードEO
Bと対応しているので、一致検出回路71の一致出力が供
給されるラッチ73によりEOBがラッチされる。ラッチ73
の出力信号が一致検出回路78に供給され、データ発生回
路79からのEOBのビットパターンとのマッチングがとら
れる。一致検出回路78からは、一致の時に“1"となる出
力信号が発生し、この一致検出回路78の出力信号がAND
ゲート80に供給される。ANDゲート80の出力信号が検査
回路61の出力信号としてORゲート66に供給される。AND
ゲート80には、一致検出回路69の出力信号が供給され
る。

上述の検査回路61は、検出パルスPdが正しくブロック
の区切と対応しており、また、（ｎ＝０）の場合に、ブ
ロックの切出しが正しくなされたことを示す“1"の出力
信号を発生する。両者の条件の一つでも満足されない時
には、ANDゲート80から“1"の出力が発生しない。

他の検査回路62、63、64及び65も上述の検査回路61と
同様の構成とされている。但し、検査回路62は、一致検
出回路69と対応する一致検出回路に供給されるデータが
（ｍ＋18＋16＋６）の値とされ、検査回路63は、一致検
出回路69と対応する一致検出回路に供給されるデータが
（ｍ＋18＋31＋６）の値とされ、検査回路64は、一致検
出回路69と対応する一致検出回路に供給されるデータが
（ｍ＋18＋48＋６）の値とされ、検査回路65は、一致検
出回路69と対応する一致検出回路に供給されるデータが
（ｍ＋18＋64＋６）の値とされている。従って、検出パ
ルスPdによりなされたブロックの切出しが正しくされた
場合には、検査回路61〜65の何れかから“1"の出力信号
が発生する。また、検査回路61〜65は、独立して個々に
構成する必要はなく、共通部分を共有する構成としても
良い。

以上の第１の検出方法で発生したEOBの位置パルスP1
と第２の検出方法で発生したEOBの位置パルスP2と第３
の検出方法で発生したEOBの位置パルスP3とが検出パル
ス発生回路38に供給され、また、エラー検出回路41及び
50から検出パルスP4,P5が検出パルス発生回路38に供給
される。これらを総合的に組み合わせることで、最も確
からしいブロックの区切りを示す検出パルスPdが形成さ
れる。

e.変形例 なお、この発明は、時間的に連続する複数フレームに
属する領域が３次元的なブロックを構成する可変長ADRC
に対しても適用でき、また、３次元ブロックが静止領域
の場合に、駒落としを行う符号化方法に対しても適用で
きる。

〔発明の効果〕

この発明は、可変長ADRCで発生した付加コード及び量
子化コードをブロック毎にブロック終端コードを付加し
て伝送する場合に、ブロック終端コードを正しく検出で
きる。従って、フレーム分解動作を正しく行うことがで
きる。

【図面の簡単な説明】

第１図はこの発明の一実施例の送信側のブロック図、第
２図はこの発明の一実施例の受信側のブロック図、第３
図及び第４図は送信データの説明に用いる略線図、第５
図はフレーム分解回路の構成を示すブロック図、第６図
及び第７図は従来の可変長符号の説明に用いる略線図で
ある。 図面における主要な符号の説明 21:受信データの入力端子、 22:フレーム分解回路、 36、37、67:カウンタ、 38:検出パルス発生回路、 40、75:量子化ビット数を発生するROM、 41、50:エラー検出回路。

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】ブロック構造のディジタル画像信号の上記
   ブロックの最大値及び最小値と、上記最大値及び最小値
   の差のダイナミックレンジが検出され、上記最大値又は
   最小値で正規化された上記ブロック内の画素データが元
   のビット数より少なく、且つ上記ダイナミックレンジに
   応じた可変のビット数のコード信号に符号化され、上記
   ダイナミックレンジの情報を有する付加コードと、上記
   コード信号とが順次配されると共に、上記ブロックの区
   切りを示す所定のビットパターンを有するブロック終端
   コードが付加されたデータが入力され、上記ブロックの
   各々の上記ブロックの区切りを検出するフレーム分解回
   路であって、 受信された上記ダイナミックレンジの情報に基づいて上
   記ビット数を検出し、 上記検出されたビット数から上記ブロック終端コードの
   存在する位置を示す第１のパルス信号を発生すると共
   に、 上記ブロック終端コードの存在しうる位置のコードのパ
   ターンをマッチングで検出し、この検出出力に基づいて
   上記ブロック終端コードの存在する位置を示す第２のパ
   ルス信号を発生し、 少なくとも上記第１のパルス信号及び上記第２のパルス
   信号に基づいて上記ブロックの区切りを示す検出パルス
   を発生するようにしたフレーム分解回路。
2. 【請求項２】請求項１において、 さらに、現在処理しているブロックの次のブロックのブ
   ロック終端コードを検出できたか否かを示す第３のパル
   ス信号を発生し、 上記第１、第２及び第３のパルス信号に基づいて上記ブ
   ロックの仕切りを示す検出パルスを発生するようにした
   フレーム分解回路。
3. 【請求項３】ブロック構造のディジタル画像信号の上記
   ブロックの最大値及び最小値と、上記最大値及び最小値
   の差のダイナミックレンジが検出され、上記最大値又は
   最小値で正規化された上記ブロック内の画素データが元
   のビット数より少なく、且つ上記ダイナミックレンジに
   応じた可変のビット数のコード信号に符号化され、上記
   ダイナミックレンジの情報を有する付加コードと、上記
   コード信号とが順次配されると共に、上記ブロックの区
   切りを示す所定のビットパターンを有するブロック終端
   コードが付加されたデータが入力され、上記ブロックの
   各々の上記ブロックの区切りを検出するフレーム分解方
   法であって、 受信された上記ダイナミックレンジの情報に基づいて上
   記ビット数を検出し、 上記検出されたビット数から上記ブロック終端コードの
   存在する位置を示す第１の検出信号を形成すると共に、 上記ブロック終端コードの存在しうる位置のコードのパ
   ターンをマッチングで検出し、この検出出力に基づいて
   上記ブロック終端コードの存在する位置を示す第２の検
   出信号を形成し、 少なくとも上記第１の検出信号及び上記第２の検出信号
   に基づいて上記ブロックの区切りを示す検出信号を形成
   するようにしたフレーム分解方法。
4. 【請求項４】請求項３において、 さらに、現在処理しているブロックの次のブロックのブ
   ロック終端コードを検出できたか否かを示す第３の検出
   信号を形成し、 上記第１、第２及び第３の検出信号に基づいて上記ブロ
   ックの区切りを示す検出信号を形成するようにしたフレ
   ーム分解方法。