JPS60152092A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS60152092A
JPS60152092A JP713484A JP713484A JPS60152092A JP S60152092 A JPS60152092 A JP S60152092A JP 713484 A JP713484 A JP 713484A JP 713484 A JP713484 A JP 713484A JP S60152092 A JPS60152092 A JP S60152092A
Authority
JP
Japan
Prior art keywords
layer
solder
semiconductor device
melting point
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP713484A
Other languages
English (en)
Inventor
明 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP713484A priority Critical patent/JPS60152092A/ja
Publication of JPS60152092A publication Critical patent/JPS60152092A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、手口」付実装を必要とする半導体装置に適用
して有効な技術に関するものである。
〔背景技術〕
面(=J実装タイプの半導体装置は、一般に、卓上電子
B1算機等に使用されているため、1基板当り一個の半
導体装置のみしか使用しないため、半田こで等によって
半m (」けを行っていた。ところか、近年、マイコン
、パソコン等への適用範囲が拡大し、1基板当り10個
以上の半導体装置の半111+1けが必要となり、1基
板当りの半口1伺−C数の増加によるゴストアップを避
けるため赤外線加熱等を用いた同時半田(=Jけを行う
ことが考えられる。
本発明者は次のようにして赤外線加熱による1′IJ]
付けを行った。前記面伺実装タイプの半導体装置のパッ
ケージは、他の電子装置、゛4コ導体装置と同じくリー
ド表面処理として、その融点が約220℃の10%の釦
(ph)と90%の錫(Sn)(以下、P b / S
 ++ = I / 9と表わす)からなる半田メッキ
を施した。
一方、実装用プリン1へ基板の実装部にはロジン系フラ
ンクスを含んだ融点が約190°(:の40%の鉛と6
0%のg (Pb / S n = 4 / (5)か
らなる半田ペース1一層を印刷形成した。この゛l’:
lIIベース1一層に半導体装置のリードを位11′I
決めして赤外線等を用いて約240℃に加熱して半1t
+(・j実装を行った。
二のよう11・甲111イ4+実装過程の赤外線加熱小
口1リフローA、りにおいて、既存の半導体装置を用い
ると。
1・記の問題かあることが、本発明者によって明らかに
された。
(1)半ll1lこてによ□る半田付けではリードのみ
が加熱されるので問題はないが、前記のように赤外線半
I11伺方式では、半導体装置全体が加熱され。
一般のエポキシ樹脂の特性変化温度(約170℃)以上
に加熱されるためパッケージの樹脂が変質する。
すなわち、半導体装置の外部リードの半田層は[’ b
 / S n = 1 / 9の半IBを使用している
ため、その!1−ITI <;]けの温度は十分な半田
イ声1けのためには約270℃(融点+50°C)以−
にの温度が望ましい。
(2)’1′、Ill’lIllけ温度を270℃以」
二に上げると、半導体装置の外部半田層は溶け、場所に
よっては外部リードが露出し、温湿度でり−1くに錆等
が発生し外観を損う。また、最悪の場合には、高温高湿
の環境においてり−1く折れ等の不良が発生することが
ある。これを防止するために約27IO°(:で半田4
4はを行っているが、これでは外部り−1−の半田層を
溶融するのに十分でないためl’ Ill (−Jけ不
良が発生していた。
(3)面イ」け実装タイプの半導体装置では、パッケー
ジの厚さが、例えば、2.0〜4.2+nmと薄いため
、半111付けの熱サイクルによりパッケージに割れ(
クラック)等が生し易い。パッケージとパッケージ内の
リードとの剥離が生し易く、またベレットまでの距離が
短いため水分の侵入による不良につながり易い。
〔発明の目的〕
本発明の目的は、半導体装置の外部り−I−の1′IT
1層を低融点にすることし二より、半111付け不良を
低減し、半導体装置の信頼性を向上させる技術を提供す
ることにある。
〔発明の概要〕
本願において、開示される発明のうち代表的なものの概
要をnQj、に説明すれば、下記のとおりである。
すなわノ)、1つ導体装置の外部り−1・の外周部の’
1町11層を少なくとも2層とし、内側の一!l′IH
層より外側のI’: 1.11層の!31点を低くする
ことにある。
〔実施例〕
第1図及び第21メ1は、本発明の−・実施例を説明す
るためのネ゛1視図であり、■はエポキシ樹脂封止部、
2はリード、2Aは封止部1の外に突出し半III層で
覆われたり−1一部、3はリード2に施された内側半1
1処理層、4はリード2に施された外側半ff1処理層
、5ばガラスエポキシ樹脂基板、6はガラスエポキシ樹
脂基板5に施された半田ベースト層である。
前記リード2には、錆、リード折れ等を防+1ニするた
めに、第2図に示すように、まず、リード2の外周部に
内側半目]層3となるP b / S r+ = 1 
/9の高融点半11メッキを施した後、外側半田層4と
なるP b / S n = 4 / 6の低融点半田
層を施しである。
なオ9.前記り−1〜2の外周部に施された半田層は、
2層に限定されるものでなく、必要に応じて2層以」−
1にしでもよい。
このように、甲Il+伺けするり−1り2の表面を0(
融点半[[1層で形成しであるのて、実装)1(扱5の
I]b / S r+ = 4 / (iの半111ベ
ースト層6とのr;1シ犯1′1が良ifとなる。また
、低温で半+1+ (−Jけするためパッケージに刻す
るストレス(応力)が小さくなり信頼性を向上できる。
〔効果〕
以1−説明したように、本願によって開示された新規な
技術手段によれば、次のような効果を得ることができる
(1)半Flj付けするり−トの外周部に2層以1.の
半田層を設け、その内側の半111層より外側の161
11層の融点を低くすることにより、リ−1くの表面保
護を高融点半11からなる内側早口1層で行うことがで
き、低融点半1(1からなる外側半III層で、低温下
1]]イづけを行うことができる。これによりり−1−
の錆、リート折れ及び半111’l付は不良を防止する
ことができる。
(2)前記(1)の低温半田イ;]けを行うことによリ
ハンゲーシに2.1するストレスを小さくすることがで
きる。これにより、例えば、パッケージの封()―部の
樹脂変質の防止が容易にできる。また、パッケージのJ
ゾさが薄い面(=Iけ実装タイプの半導体装置において
、時に、パッケージの割れの発生やパッケージとり−1
くとの剥離の発生によるペレソ1〜への水分の到達を防
止できる。
(3)前記(1)の低温半田付けを行うことにより前記
(2)に述べたパッケージに対するス1ヘレスを低減で
きるので、赤外線等の輻射による加熱手段を用いること
ができ、高い作業効率が得られる。また、前記加熱手段
を用いて高4fj頼性の実装ができる。
(4)半03層を融点の異なる2Mの構造としたので、
外側半DeWJが裁板への実装時過度にリフローされ下
地層が露出しても融点の高い内側半11層が残るのでリ
ードが露出することを防止できる。
以−し、本発明を実施例にもとづき説明したが、本発明
は、前記実施例に限定されるものでなく、その要旨を逸
脱しない範囲で種々変更可能であることはいうまでもな
い。例えば、’l’、l11l性。金属を用いてもよい
。本発明は、赤外線1;限らずlll111!l・1に
よって実装する半導体装置に広く応用できる。
【図面の簡単な説明】
第1図は、本発明の半導体装置の−・実施例を説明する
ための斜視図、 第2図は、本発明の半導体装置の実装の・実施例を説明
するための断面図である。 l・・・樹脂封止部、2・・・リード、2Δ・・ リ−
1・部、3・・・リードの内側半田処理層、4・・・リ
−1くの外側半田処理層、5・・・ガラスエポキシ基板
、6・・・半田ペースト層。

Claims (1)

  1. 【特許請求の範囲】 1、半田イ4実装を行う半導体装置において、半田イ]
    けするリードの外周部の半田層を少なくとも2層とし、
    内側の半ff1層より外側の半田層の融点を低くしたこ
    とを特徴とする半導体装置。 2、前記内側半田層を10%の鉛と90%の錫からなる
    高融点q= IB層とし、外側半田層を40%の釦と6
    0%の錫からなる低融点半田層としたことを特徴とする
    特許請求の範囲第1項記載の半導体装置。
JP713484A 1984-01-20 1984-01-20 半導体装置 Pending JPS60152092A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP713484A JPS60152092A (ja) 1984-01-20 1984-01-20 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP713484A JPS60152092A (ja) 1984-01-20 1984-01-20 半導体装置

Publications (1)

Publication Number Publication Date
JPS60152092A true JPS60152092A (ja) 1985-08-10

Family

ID=11657604

Family Applications (1)

Application Number Title Priority Date Filing Date
JP713484A Pending JPS60152092A (ja) 1984-01-20 1984-01-20 半導体装置

Country Status (1)

Country Link
JP (1) JPS60152092A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60206196A (ja) * 1984-03-30 1985-10-17 富士通株式会社 リ−ド線の予備半田方法
JPH01298793A (ja) * 1988-05-27 1989-12-01 Abisare:Kk チップ部品の実装方法
JP2015162548A (ja) * 2014-02-27 2015-09-07 三菱電機株式会社 太陽電池モジュール

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60206196A (ja) * 1984-03-30 1985-10-17 富士通株式会社 リ−ド線の予備半田方法
JPH01298793A (ja) * 1988-05-27 1989-12-01 Abisare:Kk チップ部品の実装方法
JP2015162548A (ja) * 2014-02-27 2015-09-07 三菱電機株式会社 太陽電池モジュール

Similar Documents

Publication Publication Date Title
US5936304A (en) C4 package die backside coating
US7101782B2 (en) Method of making a circuitized substrate
JP4765098B2 (ja) 半導体装置およびその製造方法
JPS60152092A (ja) 半導体装置
JPS5817630A (ja) 集回路用のテ−プ自動ボンデイング
US7064451B2 (en) Area array semiconductor device and electronic circuit board utilizing the same
JP3360778B2 (ja) 半導体装置の半田付け方法
JPH03217024A (ja) 半導体装置
JPH028459B2 (ja)
JPH0194696A (ja) プリント配線板
JPH0331086Y2 (ja)
JPS60143636A (ja) 電子部品
JPS6276588A (ja) 混成集積回路装置
JP2551141B2 (ja) 半導体装置の製造方法
JPS60143637A (ja) 電子部品
JPH01152752A (ja) 半導体装置
JPS6014492A (ja) プリント配線基板の半田付け方法
JPH07273263A (ja) 電子部品の外部端子
JPS6156491A (ja) 回路基板の両面はんだ付け方法
JPH04357899A (ja) 予備半田層付き回路基板の製造方法
JPS60165791A (ja) 汎用ハンダ炉
JPH04256344A (ja) 混成集積回路装置
JPH04305961A (ja) 半導体装置
JPH0449260B2 (ja)
JPS63233596A (ja) プリント回路板