JPS60150291A - メモリ回路の読み出し方法 - Google Patents
メモリ回路の読み出し方法Info
- Publication number
- JPS60150291A JPS60150291A JP59248538A JP24853884A JPS60150291A JP S60150291 A JPS60150291 A JP S60150291A JP 59248538 A JP59248538 A JP 59248538A JP 24853884 A JP24853884 A JP 24853884A JP S60150291 A JPS60150291 A JP S60150291A
- Authority
- JP
- Japan
- Prior art keywords
- lines
- data
- write
- data bus
- decoder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はメモリ回路に係シ特に半導体メモリの分野に関
するものである。
するものである。
以下は説明の便宜上Ｎ−チャンネルＭＯ８を使用したメ
モリ回路について説明する。
モリ回路について説明する。
従来のメモリ回路は第１図の様に構成されている。まず
、Ｘ−デコーダー２によシワード線５が選択され、選択
されたワード線に接続されたメモリーセルフは保持して
いる情報に対応して、そのメモリセルに接続されたディ
ジット線６を扁電位あるいは低電位に向わせる様に動作
する。しかるに、夫々のディジット線６に伝達された情
報は全てがデータバス線８に伝達されるわけではなく、
Ｙ−デコーダー４により選択されたディジット線の情報
のみがデータバス線８に伝達されアンプ１０を介して出
力データとなるわけである。
、Ｘ−デコーダー２によシワード線５が選択され、選択
されたワード線に接続されたメモリーセルフは保持して
いる情報に対応して、そのメモリセルに接続されたディ
ジット線６を扁電位あるいは低電位に向わせる様に動作
する。しかるに、夫々のディジット線６に伝達された情
報は全てがデータバス線８に伝達されるわけではなく、
Ｙ−デコーダー４により選択されたディジット線の情報
のみがデータバス線８に伝達されアンプ１０を介して出
力データとなるわけである。
しかし、上記の従来方法によるとＹ−デコーダーの数は
ディシート線の数と同等分必要である。
ディシート線の数と同等分必要である。
これは、記憶容量が増大するにつれてディシルト線の数
が増加し、Ｙ−デコーダーの数が増加し消費電力の掲大
及びチップ面積の増大を意味している。それは必然的に
読み出し時間の遅れにつながる。
が増加し、Ｙ−デコーダーの数が増加し消費電力の掲大
及びチップ面積の増大を意味している。それは必然的に
読み出し時間の遅れにつながる。
本発明の目的は小さいチップ面積で高速の読み出しをで
きる方法を提供することにある。
きる方法を提供することにある。
本発明によれば、半導体メモリ回路において、全ディジ
ット線の一部であって複数本のディジット線に読み出さ
れた情報を複数本の共通データ線にそれぞれ同時に供給
し、上記複数本の共通データ純のうち選択したデータ線
から情報を読み出すことを特徴とするメモリ回路の読み
出し方法が得られる。
ット線の一部であって複数本のディジット線に読み出さ
れた情報を複数本の共通データ線にそれぞれ同時に供給
し、上記複数本の共通データ純のうち選択したデータ線
から情報を読み出すことを特徴とするメモリ回路の読み
出し方法が得られる。
本発明の一実施例を第２図を参照して説明する。
第２図は２本のディジット線毎に１つのＹ−デコーダの
出力を結合した例である。熱論、本発明は２本に１つの
Ｙ−デコーダー〇構成だけではなく、４本に１つ、８本
に１つと云う様な構成も可能である。
出力を結合した例である。熱論、本発明は２本に１つの
Ｙ−デコーダー〇構成だけではなく、４本に１つ、８本
に１つと云う様な構成も可能である。
第２図の動作は以下の様である。今、仮にＹ −デコー
ダー（１）４によ多選択線Ｙ１が選択されたとする。こ
の場合はディジット線Ｄ１ｊＤ２が同時に選択されて一
対のデータバス線ＲＢＩ、ＲＢ２に結合されたことにな
る。ディジット線Ｄ１の情報はデータバス線Ｒ，Ｂ２に
、又ディジット線Ｄ２の情報はデータバス線ＲＢＩに伝
達される。データバス線ＲＢＩとＲＢ２は夫々独立に構
成されているために情報の混同は起らない。データバス
線ＲＢ１ｐＲＢ２はデータセレクター回路５に入力され
、そのデータセレクター回路１５はＹ−デコーダ（２）
１４により選択された一方のデータバス線の情報のみ
をアンプ２１を介して読み出し端子ＲＦｔＡＤ ＯＵＴ
へ伝達する。なお書込みは、読み出しと逆の手順で行な
われる。まず、端子ＷＲＩＴＥ ＩＮに与えられた書込
みデータセレクター回路１５に入力され、Ｙ−デコーダ
（２）１４によシ書込まれるデータバス線が選択され、
書込みデータが選択されたデータバス線に伝達され、そ
のデータバス線に接続され、Ｙ−デコーダー（１）４に
よシ選択された一方のディジット線のみに書込みデータ
が伝達され書込みが行なわれる。本例の場合においては
、ディジット線の数をＮとすると従来型ではＹ−デコー
ダーはＮ個必要でありたが、Ｙ−デコーダー４でＮ／２
個減少し、Ｙ−デコーダ（２）１４で２個増加したので
（Ｎ／２＋２）個のＹ−デコーダでよい事に々多消費電
力及びチップサイズの減少が可能になる。なお、Ｘ−デ
コーダ２については特に該しなかったが、常に１つのワ
ード線を選択する機能の一般的なものである。
ダー（１）４によ多選択線Ｙ１が選択されたとする。こ
の場合はディジット線Ｄ１ｊＤ２が同時に選択されて一
対のデータバス線ＲＢＩ、ＲＢ２に結合されたことにな
る。ディジット線Ｄ１の情報はデータバス線Ｒ，Ｂ２に
、又ディジット線Ｄ２の情報はデータバス線ＲＢＩに伝
達される。データバス線ＲＢＩとＲＢ２は夫々独立に構
成されているために情報の混同は起らない。データバス
線ＲＢ１ｐＲＢ２はデータセレクター回路５に入力され
、そのデータセレクター回路１５はＹ−デコーダ（２）
１４により選択された一方のデータバス線の情報のみ
をアンプ２１を介して読み出し端子ＲＦｔＡＤ ＯＵＴ
へ伝達する。なお書込みは、読み出しと逆の手順で行な
われる。まず、端子ＷＲＩＴＥ ＩＮに与えられた書込
みデータセレクター回路１５に入力され、Ｙ−デコーダ
（２）１４によシ書込まれるデータバス線が選択され、
書込みデータが選択されたデータバス線に伝達され、そ
のデータバス線に接続され、Ｙ−デコーダー（１）４に
よシ選択された一方のディジット線のみに書込みデータ
が伝達され書込みが行なわれる。本例の場合においては
、ディジット線の数をＮとすると従来型ではＹ−デコー
ダーはＮ個必要でありたが、Ｙ−デコーダー４でＮ／２
個減少し、Ｙ−デコーダ（２）１４で２個増加したので
（Ｎ／２＋２）個のＹ−デコーダでよい事に々多消費電
力及びチップサイズの減少が可能になる。なお、Ｘ−デ
コーダ２については特に該しなかったが、常に１つのワ
ード線を選択する機能の一般的なものである。
第３図はデータセレクター１５の一実施例で、仮にＡ点
が”１ｎの電位でＹ−デコーダー（２） １４に入力さ
れたとするとＢ点は０”電位、０点は“１”の電位にな
９０点に接続されたトランジスタＱｌｌが導通しデータ
バス線ＲＢ２が選択され、読出しはＲＢ２に関してのみ
行なわれ、ＲＢＩについては行なわれ力い。
が”１ｎの電位でＹ−デコーダー（２） １４に入力さ
れたとするとＢ点は０”電位、０点は“１”の電位にな
９０点に接続されたトランジスタＱｌｌが導通しデータ
バス線ＲＢ２が選択され、読出しはＲＢ２に関してのみ
行なわれ、ＲＢＩについては行なわれ力い。
第１図は従来のメモリ回路を示す構成図、第２図は本発
明の一実施例を示す構成図、第３図は第２図で用いられ
ているデータセレクター回路の一実施例を示す回路図で
ある。 図中の符号 １・・・Ｘ−アドレスバッファ、２・・・ｘ−デコーダ
、３・・・Ｙアドレスバッファ、４・・・Ｙデコーダ、
１５・・・データセレクタ回路。
明の一実施例を示す構成図、第３図は第２図で用いられ
ているデータセレクター回路の一実施例を示す回路図で
ある。 図中の符号 １・・・Ｘ−アドレスバッファ、２・・・ｘ−デコーダ
、３・・・Ｙアドレスバッファ、４・・・Ｙデコーダ、
１５・・・データセレクタ回路。
Claims (1)
- 全ディジット線の一部であって複数本のディジット線に
読み出された情報を複数本の共通データ線にそれぞれ同
時に供給し、上記複数本の共通データ線のうち選択した
データ線から情報を読み出すことを特徴とするメモリ回
路の読み出し方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59248538A JPS60150291A (ja) | 1984-11-22 | 1984-11-22 | メモリ回路の読み出し方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59248538A JPS60150291A (ja) | 1984-11-22 | 1984-11-22 | メモリ回路の読み出し方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8190079A Division JPS567289A (en) | 1979-06-28 | 1979-06-28 | Memory circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60150291A true JPS60150291A (ja) | 1985-08-07 |
Family
ID=17179670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59248538A Pending JPS60150291A (ja) | 1984-11-22 | 1984-11-22 | メモリ回路の読み出し方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60150291A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102009045858A1 (de) | 2008-10-27 | 2010-05-12 | Kabushiki Kaisha Toyota Jidoshokki, Kariya-shi | Stützstruktur für ein Fahrzeugkunststofffenster |
| DE102009046122A1 (de) | 2008-10-30 | 2010-05-20 | Kabushiki Kaisha Toyota Jidoshokki, Kariya | Hintere Fahrzeugtür |
-
1984
- 1984-11-22 JP JP59248538A patent/JPS60150291A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102009045858A1 (de) | 2008-10-27 | 2010-05-12 | Kabushiki Kaisha Toyota Jidoshokki, Kariya-shi | Stützstruktur für ein Fahrzeugkunststofffenster |
| US8166705B2 (en) | 2008-10-27 | 2012-05-01 | Kabushiki Kaisha Toyota Jidoshokki | Support structure for vehicular resin window |
| DE102009046122A1 (de) | 2008-10-30 | 2010-05-20 | Kabushiki Kaisha Toyota Jidoshokki, Kariya | Hintere Fahrzeugtür |
| US8595979B2 (en) | 2008-10-30 | 2013-12-03 | Kabushiki Kaisha Toyota Jidoshokki | Vehicle rear door having division bar for guiding movable window |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4675850A (en) | Semiconductor memory device | |
| EP0143647A2 (en) | Semiconductor memory device | |
| JP2646972B2 (ja) | 多ビットメモリ | |
| US5280451A (en) | Signature circuit for non-volatile memory device | |
| US4578780A (en) | Dual port type semiconductor memory | |
| JPH0325875B2 (ja) | ||
| JPH0315278B2 (ja) | ||
| JPH05342855A (ja) | 半導体メモリ回路 | |
| JPS6128198B2 (ja) | ||
| JPS63247992A (ja) | 集積メモリ回路 | |
| JPS60150291A (ja) | メモリ回路の読み出し方法 | |
| JPH05314763A (ja) | 半導体記憶装置 | |
| JPH0414437B2 (ja) | ||
| EP0137318A2 (en) | A semiconductor memory having multiple access | |
| JPS6342359B2 (ja) | ||
| KR100622764B1 (ko) | 분할된 입/출력 라인 구조를 갖는 반도체 메모리 장치 | |
| JP3152767B2 (ja) | 半導体記憶装置 | |
| KR100541811B1 (ko) | 반도체 메모리장치의 컬럼 디코더회로 | |
| JPH08273363A (ja) | 半導体記憶装置 | |
| JPH0213394B2 (ja) | ||
| JPS61180991A (ja) | 半導体メモリ | |
| JPS6221200B2 (ja) | ||
| JPH10241352A (ja) | 半導体記憶装置 | |
| JPS60696A (ja) | 半導体メモリ | |
| JPS62149097A (ja) | 半導体メモリ装置 |