JPS60146220A - 液晶マトリクス表示パネル用電極の製造方法 - Google Patents
液晶マトリクス表示パネル用電極の製造方法Info
- Publication number
- JPS60146220A JPS60146220A JP252284A JP252284A JPS60146220A JP S60146220 A JPS60146220 A JP S60146220A JP 252284 A JP252284 A JP 252284A JP 252284 A JP252284 A JP 252284A JP S60146220 A JPS60146220 A JP S60146220A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- strip
- layer
- film
- shaped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134336—Matrix
Landscapes
- Physics & Mathematics (AREA)
- Liquid Crystal (AREA)
- Nonlinear Science (AREA)
- Geometry (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、液晶マトリクス表示パネル用電極の製造方法
の改良に関するものである。
の改良に関するものである。
従来例の構成とその問題点
従来、単純マトリクス表示パネルでディスプレイとして
の表示品位を上げるには、電極本数を増し、電極間の間
隙を狭くして解像度を上げるようにしている。しかし、
現状の電極形成技術では微細な電極間隙部のエツチング
は非常に難しい。
の表示品位を上げるには、電極本数を増し、電極間の間
隙を狭くして解像度を上げるようにしている。しかし、
現状の電極形成技術では微細な電極間隙部のエツチング
は非常に難しい。
この問題を解決する電極形成方法の１つとして第１図ａ
−ｅの二■］程を用いたもの（特願昭５８−１４２４３
７！’７出願）がある。以下これについて説明する。第
１図ａは第１の工程で、透明なガラス基板１１−全域に
亘り、酸化インジュウム、酸化スズ等の透明な導電膜を
蒸着法或はスパッタ法により形成し、第１の帯状の分割
電極２になるようフォトレジスト塗布・露光・現像・エ
ツチング及びフォトレジスト剥離の順でノくターンニン
グを行なう。
−ｅの二■］程を用いたもの（特願昭５８−１４２４３
７！’７出願）がある。以下これについて説明する。第
１図ａは第１の工程で、透明なガラス基板１１−全域に
亘り、酸化インジュウム、酸化スズ等の透明な導電膜を
蒸着法或はスパッタ法により形成し、第１の帯状の分割
電極２になるようフォトレジスト塗布・露光・現像・エ
ツチング及びフォトレジスト剥離の順でノくターンニン
グを行なう。
同図すは第２の工程で、５ｉ０２、ＳｉＯ、Ｙ２Ｏ３な
どの無機材料をスパッタ法、ディップ法を用い、保護層
３を形成する。同図Ｃは第３の工程で、保護層３」−に
第１の上程と同［程を経て第２の帯状の分割電極４の形
成を行なう。同図ｄは第４の工程で、前記方法により透
明なガラス基板に形成された保護層３ 、、、ｌ−１及
び第２の帯状の分割電極４−Ｊｌに液晶配向層５をスピ
ンナーＪＪ：、ディップｖ、等で設ける。同図ｅは第５
の工程で、透明なカラス基板ｌをシール剤６でシールし
、液晶７の充填を行ない、弔純マトリクス表示パネルと
してセル化する。このように従来は５つの工程からなっ
ていた。しかし、この方ツノ、は製造工程が多く、工数
面及び作業面から製造上大きな問題になっている。
どの無機材料をスパッタ法、ディップ法を用い、保護層
３を形成する。同図Ｃは第３の工程で、保護層３」−に
第１の上程と同［程を経て第２の帯状の分割電極４の形
成を行なう。同図ｄは第４の工程で、前記方法により透
明なガラス基板に形成された保護層３ 、、、ｌ−１及
び第２の帯状の分割電極４−Ｊｌに液晶配向層５をスピ
ンナーＪＪ：、ディップｖ、等で設ける。同図ｅは第５
の工程で、透明なカラス基板ｌをシール剤６でシールし
、液晶７の充填を行ない、弔純マトリクス表示パネルと
してセル化する。このように従来は５つの工程からなっ
ていた。しかし、この方ツノ、は製造工程が多く、工数
面及び作業面から製造上大きな問題になっている。
発明の目的
本発明は、ｔｌ、純マトリクス表示の電極形成工程にお
いて、高密度形成、高解像を保ったまま工数の低減を図
ることのできる液晶マトリクス表示パネル用電極の製造
方法を提供するものである。
いて、高密度形成、高解像を保ったまま工数の低減を図
ることのできる液晶マトリクス表示パネル用電極の製造
方法を提供するものである。
発明の構成
本発明は、先ず少なくとも一方の基板」−全面に電極形
成膜を設け、その上に感光性＋１Ａを形成した。次に予
め形成された帯状の微細間隙を有するマスクパターンを
用いて前記感光性膜を露光・現像した後、エツチングに
より帯状の微細間隙な右する第１の帯状分割電極層・と
、第１の配向層兼保護層とを形成する。ひき続いて基板
上全面に設けた電極形成１１り上に再１隻感光性■ジを
形成し、前記と回しマスクパターンを用いて露光・現像
し、エツチングにより帯状の微細間隙を有する第２の帯
状分割正極層及び第２の配向層兼保護層を形成する。第
２のイ；シ状分割電極層は、第１の帯状分割電極層の分
割電極間の間隙内で電極幅の方向に平行移動し、１−１
つ一部が前記第１の帯状分割゛電極層と重畳した位置に
設けられるので、隣り合う電極間か微細で、１−１一つ
同じマスクパターン奈用いるので高に度形成か容易であ
る。
成膜を設け、その上に感光性＋１Ａを形成した。次に予
め形成された帯状の微細間隙を有するマスクパターンを
用いて前記感光性膜を露光・現像した後、エツチングに
より帯状の微細間隙な右する第１の帯状分割電極層・と
、第１の配向層兼保護層とを形成する。ひき続いて基板
上全面に設けた電極形成１１り上に再１隻感光性■ジを
形成し、前記と回しマスクパターンを用いて露光・現像
し、エツチングにより帯状の微細間隙を有する第２の帯
状分割正極層及び第２の配向層兼保護層を形成する。第
２のイ；シ状分割電極層は、第１の帯状分割電極層の分
割電極間の間隙内で電極幅の方向に平行移動し、１−１
つ一部が前記第１の帯状分割゛電極層と重畳した位置に
設けられるので、隣り合う電極間か微細で、１−１一つ
同じマスクパターン奈用いるので高に度形成か容易であ
る。
実施例の説明
以下、本発明の一実施例を第２図及び第３図に基づいて
説明する。透明なガラス基板１−に全域に電極形成膜の
例どしてスパッタ法で透明な酸化インシュウド層を設け
、この酸化インジュウム層上に感光性ポリイミドＶとし
てフォトニースＵＲ−３１００（東し■製）をスピンナ
ー法で塗布する。次いで、電極’ｌ’ｉ＋？ ｌ ｍｍ
、隣接する電極との間隙を ０．５ｍｍとした １．５
ｍｍピンチの帯状マスクパターンを用い、感光性ポリイ
ミド１１シの露光・現像を行なった。この後、ｆｆ５２
図ａに示すように間隙となる部分の酸化インジュウム層
をエツチング液でエツチングし、第１の帯状分割電極２
と、感光性ポリイミド膜を第１の配向層兼保護層８に形
成する（第１王程）。次に、同図すに示すように、基板
ｌ」−に１９一度透明な酢化インジュウム層を設け、第
１の帯状分割電極層の形成に用いた帯状マスクパターン
を第１の帯状分割電極層２の電極幅に対し０．４８ｍｍ
右に・Ｅ１行移動させた形で、第１の帯状分割電極層２
の形成方法を経て第２の帯状分割電極層４と第２の配向
層兼保護層９とを形成する（第２工程）。さらに、同図
Ｃに示すように透明なカラス基板１をシール剤６でシー
ルし、液晶７の充−填を行ない、表示パネルとしてセル
化する（第３工程）。これらの」−程を経て液晶マトリ
クス表示パネルを製作した。この時前述の第１の帯状分
割型Ｂｉ層２は、第２の帯状分割電極層４と第１の配向
層兼保９（（層８を介し一部で重性・する。又、他の一
部はｔ５１の配向層兼保護層８を介し、第２の帯状分割
電極層の各々の分割型８ｉ（隣り合う分割電極）に対し
重畳しない形で形成されている。さらに、第１の帯状分
割電極層２と第２の帯状分割電極層４は、各・・の分割
引出し電極１０．１０’で電圧印加は十分なされるよう
、接続された構造になっている。尚、第１の配向層兼保
護層８は、第１の帯状分割電極２と第２の帯状分割電極
４との層間絶縁層として用いるものではなく、単に第２
の帯状分割電極層４を形成する時に用いる酸化インシュ
「クムのエンチング液によって、第１の帯状分割電極層
２が浸されることを防止するだめの保護１１り兼配向膜
として用いるものである。又、その膜Ｊｌは液晶の動作
がスムースに行なえ、且つ液晶の配向か可能な薄い状態
で用いるものである。
説明する。透明なガラス基板１−に全域に電極形成膜の
例どしてスパッタ法で透明な酸化インシュウド層を設け
、この酸化インジュウム層上に感光性ポリイミドＶとし
てフォトニースＵＲ−３１００（東し■製）をスピンナ
ー法で塗布する。次いで、電極’ｌ’ｉ＋？ ｌ ｍｍ
、隣接する電極との間隙を ０．５ｍｍとした １．５
ｍｍピンチの帯状マスクパターンを用い、感光性ポリイ
ミド１１シの露光・現像を行なった。この後、ｆｆ５２
図ａに示すように間隙となる部分の酸化インジュウム層
をエツチング液でエツチングし、第１の帯状分割電極２
と、感光性ポリイミド膜を第１の配向層兼保護層８に形
成する（第１王程）。次に、同図すに示すように、基板
ｌ」−に１９一度透明な酢化インジュウム層を設け、第
１の帯状分割電極層の形成に用いた帯状マスクパターン
を第１の帯状分割電極層２の電極幅に対し０．４８ｍｍ
右に・Ｅ１行移動させた形で、第１の帯状分割電極層２
の形成方法を経て第２の帯状分割電極層４と第２の配向
層兼保護層９とを形成する（第２工程）。さらに、同図
Ｃに示すように透明なカラス基板１をシール剤６でシー
ルし、液晶７の充−填を行ない、表示パネルとしてセル
化する（第３工程）。これらの」−程を経て液晶マトリ
クス表示パネルを製作した。この時前述の第１の帯状分
割型Ｂｉ層２は、第２の帯状分割電極層４と第１の配向
層兼保９（（層８を介し一部で重性・する。又、他の一
部はｔ５１の配向層兼保護層８を介し、第２の帯状分割
電極層の各々の分割型８ｉ（隣り合う分割電極）に対し
重畳しない形で形成されている。さらに、第１の帯状分
割電極層２と第２の帯状分割電極層４は、各・・の分割
引出し電極１０．１０’で電圧印加は十分なされるよう
、接続された構造になっている。尚、第１の配向層兼保
護層８は、第１の帯状分割電極２と第２の帯状分割電極
４との層間絶縁層として用いるものではなく、単に第２
の帯状分割電極層４を形成する時に用いる酸化インシュ
「クムのエンチング液によって、第１の帯状分割電極層
２が浸されることを防止するだめの保護１１り兼配向膜
として用いるものである。又、その膜Ｊｌは液晶の動作
がスムースに行なえ、且つ液晶の配向か可能な薄い状態
で用いるものである。
以−ヒの製造工程を経て製造された液晶マトリクス表示
パネル用電極は、帯状分割電極＠１．４９ｍｍ、閉接す
る１１テ極との間隙か０．０１ｍｍとなる高密度 高Ｍ
’ｓ’ Ｉ象ｊ負で１１つ製造１．の１数低減を行なう
ことかできた。
パネル用電極は、帯状分割電極＠１．４９ｍｍ、閉接す
る１１テ極との間隙か０．０１ｍｍとなる高密度 高Ｍ
’ｓ’ Ｉ象ｊ負で１１つ製造１．の１数低減を行なう
ことかできた。
発明の効果
１、記のように本発明の液晶マトリクス表−１、パネル
用°ｉｉ極の製造力７ノ、によると、次のような効果か
ｔＵられる。
用°ｉｉ極の製造力７ノ、によると、次のような効果か
ｔＵられる。
従来、電極の高密度形成、高解像度の達成できる製造力
Ｖ、のＩＶｔ数は５工８１であったが、本発明力性の１
稈数は液晶マトリクス表示パネルの製造ＩＦ、゛を含め
ても３Ｉ程でよく、作業効−Ｖの向１−と１程の低減に
よりコストタウンか実現できた。
Ｖ、のＩＶｔ数は５工８１であったが、本発明力性の１
稈数は液晶マトリクス表示パネルの製造ＩＦ、゛を含め
ても３Ｉ程でよく、作業効−Ｖの向１−と１程の低減に
よりコストタウンか実現できた。
叉、１程数低減によっても高に度形成、ｌ’；＋ｌ解像
度か１１１なわれない液晶マＩ・リンス表示パネル用電
極を１１？供することかできる。
度か１１１なわれない液晶マＩ・リンス表示パネル用電
極を１１？供することかできる。
ε＋Ｓ １図ａ−ｅは従来の１゛１１純マトリクス表示
パネルの各製造１’、 ＩＸにおける製品の断面図、第
２図はに発明の液晶マトリクス表小パネルの各製造＋’
、 ｌｌ！における製品の断面図、第３図は同電極を小
す１・１ｒ１１図である。 １・・・ノ、（板 ２．４・・・・ｊ１シ状分１１＋１
１１１ｉ極８．９・・・配向層兼保護層 代理人 ブｉｌｌ！１ 人 島 、 公園 （ｅ） 第２図 第３図
パネルの各製造１’、 ＩＸにおける製品の断面図、第
２図はに発明の液晶マトリクス表小パネルの各製造＋’
、 ｌｌ！における製品の断面図、第３図は同電極を小
す１・１ｒ１１図である。 １・・・ノ、（板 ２．４・・・・ｊ１シ状分１１＋１
１１１ｉ極８．９・・・配向層兼保護層 代理人 ブｉｌｌ！１ 人 島 、 公園 （ｅ） 第２図 第３図
Claims (1)
- 少なくとも一方基板上全面に設けた電極形成膜１−に感
光性膜を形成し、予め形成されたマスクパターンを用い
て露光・現像し、エツチングして帯状の一方向に並列し
た微細間隙を有する第１の帯状分割電極層及び第１の配
向層兼保護層とを形成する工程と、ひき続いて基板に全
面に設けた電極形成膜−１−に感光性膜を形成し、前記
マスクパターンを前記第１の帯状分割電極層の電極幅方
向に平行移動させて露光・現像し、エツチングして、前
記第１のすｉ？状分割電極層と一部重畳し且つ帯状の微
細間隙を有する第２の帯状分割電極層及び第２の配向層
兼保護層とを形成する工程とを備えたことを特徴とする
液晶マトリクス表示パネル用電極の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP252284A JPS60146220A (ja) | 1984-01-09 | 1984-01-09 | 液晶マトリクス表示パネル用電極の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP252284A JPS60146220A (ja) | 1984-01-09 | 1984-01-09 | 液晶マトリクス表示パネル用電極の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60146220A true JPS60146220A (ja) | 1985-08-01 |
Family
ID=11531705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP252284A Pending JPS60146220A (ja) | 1984-01-09 | 1984-01-09 | 液晶マトリクス表示パネル用電極の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60146220A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1990001719A1 (de) * | 1988-07-29 | 1990-02-22 | Nokia Unterhaltungselektronik (Deutschland) Gmbh | Flüssigkristalldisplay onhe sichtbare zwischenräume zwischen benachbarten bildelementen |
| WO1995008788A1 (en) * | 1993-09-18 | 1995-03-30 | Central Research Laboratories Limited | Light modulator |
-
1984
- 1984-01-09 JP JP252284A patent/JPS60146220A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1990001719A1 (de) * | 1988-07-29 | 1990-02-22 | Nokia Unterhaltungselektronik (Deutschland) Gmbh | Flüssigkristalldisplay onhe sichtbare zwischenräume zwischen benachbarten bildelementen |
| EP0357117A1 (de) * | 1988-07-29 | 1990-03-07 | Nokia (Deutschland) GmbH | Flüssigkristalldisplay ohne sichtbare Zwischenräume zwischen benachbarten Bildelementen |
| WO1995008788A1 (en) * | 1993-09-18 | 1995-03-30 | Central Research Laboratories Limited | Light modulator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04163528A (ja) | アクティブマトリクス表示装置 | |
| JPH043121A (ja) | 液晶表示装置およびその製造方法 | |
| JPH0862628A (ja) | 液晶表示素子およびその製造方法 | |
| JPH0580650B2 (ja) | ||
| JPH01183853A (ja) | 薄膜電界効果トランジスタとその製造方法 | |
| JPS61156025A (ja) | 表示装置 | |
| JPS60146220A (ja) | 液晶マトリクス表示パネル用電極の製造方法 | |
| JP2759207B2 (ja) | 画素電極と薄膜トランジスタの形成方法 | |
| JPS61185783A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0640585B2 (ja) | 薄膜トランジスタ | |
| JP3259119B2 (ja) | 配線パターン基板及び薄膜トランジスタマトリクス基板とその製造方法 | |
| JPH02281237A (ja) | 表示装置の電極構造 | |
| JPH08262491A (ja) | 液晶表示素子およびその製造方法 | |
| JPH11265155A (ja) | 平面型表示装置用基板 | |
| JPS6033533A (ja) | 液晶マトリクス表示用電極 | |
| JP2808742B2 (ja) | Ｔｆｔパネルおよびその製造方法 | |
| JPS6325356B2 (ja) | ||
| JPH06308539A (ja) | マトリクスアレイ基板の製造方法 | |
| JPH06163586A (ja) | 薄膜トランジスタマトリックス及びその製造方法 | |
| JPS58165213A (ja) | 透明電極の形成方法 | |
| JPH06151853A (ja) | チタン製パターンの形成方法、及び液晶表示装置の製造方法 | |
| JPH04264428A (ja) | 液晶表示装置の製造方法 | |
| JPS6284563A (ja) | 薄膜電界効果トランジスタアレイの製造方法 | |
| JP3063416B2 (ja) | 薄膜トランジスタマトリックス及びその製造方法 | |
| JPS61215582A (ja) | 液晶セルとその製法 |