JPS60140569A - デ−タ再生装置 - Google Patents
デ−タ再生装置Info
- Publication number
- JPS60140569A JPS60140569A JP24591083A JP24591083A JPS60140569A JP S60140569 A JPS60140569 A JP S60140569A JP 24591083 A JP24591083 A JP 24591083A JP 24591083 A JP24591083 A JP 24591083A JP S60140569 A JPS60140569 A JP S60140569A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- signals
- phase comparator
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1407—Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol
- G11B20/1419—Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol to or from biphase level coding, i.e. to or from codes where a one is coded as a transition from a high to a low level during the middle of a bit cell and a zero is encoded as a transition from a low to a high level during the middle of a bit cell or vice versa, e.g. split phase code, Manchester code conversion to or from biphase space or mark coding, i.e. to or from codes where there is a transition at the beginning of every bit cell and a one has no second transition and a zero has a second transition one half of a bit period later or vice versa, e.g. double frequency code, FM code
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
本発明はデータ再生装置、特に周期的な同期信号とデー
タ信号とよりなる複合信号が記録されている記録トラッ
クを連続して再生することによって得た信号より再生デ
ータを得るための装置に関する。
タ信号とよりなる複合信号が記録されている記録トラッ
クを連続して再生することによって得た信号より再生デ
ータを得るための装置に関する。
〈従来技術の説明〉
この種の装置として以下、本明細書に於いてはビデオ信
号と同様の複合同期信号を有しビデオ信号の輝度信号や
色信号に対応する部分にデータ信号が配された複合信号
の１フィールド分に対応する量が記録されている回転磁
気シートの円状トラックを連続してトレースすることに
より得た信号より再生データを得る装置について説明す
る。
号と同様の複合同期信号を有しビデオ信号の輝度信号や
色信号に対応する部分にデータ信号が配された複合信号
の１フィールド分に対応する量が記録されている回転磁
気シートの円状トラックを連続してトレースすることに
より得た信号より再生データを得る装置について説明す
る。
第１図は円状トラックの様子を示す図である。
１は磁気シート、６け円状トラックであるｏＩＨ。
２Ｈ，！ＩＨ，・・・２６２Ｈｌａ夫々ビデオ信号の１
水平走査期間分に対応する複合信号が記録されている部
分、５はＮＴＳＣ信号に対応している場合に生じる０、
５水平走査期間分に対応する複合信号が記録されている
部分である。
水平走査期間分に対応する複合信号が記録されている部
分、５はＮＴＳＣ信号に対応している場合に生じる０、
５水平走査期間分に対応する複合信号が記録されている
部分である。
第２図は記録されている複合信号の信号形態の例を示す
図である。第２図に於いて５２，５４゜３６は夫々ディ
ジタル信号部分を示しておシ、３２は同期用データ（Ｓ
ｙｎｃ）、６４は情報データ、３６は誤り訂正用データ
である０３８は水平同期信号−ＣＬ／”Ｃｙ”６ｏＨは
ビデオ信号の１水平走査期間を示第６図嬬第１図に示す
如き円状トラックを連続して再生することにより得た信
号より再生データを得るためのデータ再生装置の一般的
な構成を示す図である。
図である。第２図に於いて５２，５４゜３６は夫々ディ
ジタル信号部分を示しておシ、３２は同期用データ（Ｓ
ｙｎｃ）、６４は情報データ、３６は誤り訂正用データ
である０３８は水平同期信号−ＣＬ／”Ｃｙ”６ｏＨは
ビデオ信号の１水平走査期間を示第６図嬬第１図に示す
如き円状トラックを連続して再生することにより得た信
号より再生データを得るためのデータ再生装置の一般的
な構成を示す図である。
磁気シート１より再生ヘッド２にて再生した複合信号は
再生アンプ４で増幅された後、復調器６によりベースバ
ンド領域の信号に復調される。復調器６より得られた信
号は、ＮＴ８Ｃ信号の１フィールド分（２６２，５水平
走査期間分）に対応、する複合信号が連続して得られた
ものであり、フィールドの切換え部（継ぎ目）にて水平
同期信号が連続しないことになる。そのため１／２水平
走査期間帥遅延線７、アナログスイッチ９を含む信号連
続化回路で水平同期信号を連続にする。アナログスイッ
チ９からは１／２Ｈ遅延線７と介さ逓い信号とが１フイ
ールド毎に切換えて出力される。１１はシート１の回転
位相を検出するためのヘッド、１６け切換信号発生回路
である。該回路１３はヘッド１１より得た回転位相検出
パルスを波形整形して、１フイールド毎にハイレベルと
ローレベルの切換、わる信号を出力して、アナログスイ
ッチ９を制御している。このアナログスイッチ９の出力
は連続信号として水平同期信号分離回路８及びクランプ
回路２０に供給される。
再生アンプ４で増幅された後、復調器６によりベースバ
ンド領域の信号に復調される。復調器６より得られた信
号は、ＮＴ８Ｃ信号の１フィールド分（２６２，５水平
走査期間分）に対応、する複合信号が連続して得られた
ものであり、フィールドの切換え部（継ぎ目）にて水平
同期信号が連続しないことになる。そのため１／２水平
走査期間帥遅延線７、アナログスイッチ９を含む信号連
続化回路で水平同期信号を連続にする。アナログスイッ
チ９からは１／２Ｈ遅延線７と介さ逓い信号とが１フイ
ールド毎に切換えて出力される。１１はシート１の回転
位相を検出するためのヘッド、１６け切換信号発生回路
である。該回路１３はヘッド１１より得た回転位相検出
パルスを波形整形して、１フイールド毎にハイレベルと
ローレベルの切換、わる信号を出力して、アナログスイ
ッチ９を制御している。このアナログスイッチ９の出力
は連続信号として水平同期信号分離回路８及びクランプ
回路２０に供給される。
水平同期信号分離回路８で分離された水平同期信号は位
相比較器１０にて、分局器１８の出力と位相比較される
。位相比較器１０の出力はローパスフィルタ（ＬＰＦ）
１２、アンプ１４を介して電圧制御発振器（ＶＣＯ）１
６の制御信号となる。
相比較器１０にて、分局器１８の出力と位相比較される
。位相比較器１０の出力はローパスフィルタ（ＬＰＦ）
１２、アンプ１４を介して電圧制御発振器（ＶＣＯ）１
６の制御信号となる。
このｖＣ０１６の出力信号は分周器１８及び分周器２６
に供給される。ここで今水平走査周波数をｆＨ，１Ｈ間
のデータ周期ビット数をｍ、ｖｃ。
に供給される。ここで今水平走査周波数をｆＨ，１Ｈ間
のデータ周期ビット数をｍ、ｖｃ。
１６の出力信号の中心周波数をル・＠ ＊ ｆＨとする
と分周器１８は１／ａ−ｍ分周器、分局器２６は１／ｌ
ｎ分周器である。分局器１８からは周波数ｆＨの信号が
得られ位相比較器１０の入力信号となる。つまりここで
は位相同期ループ（ＰＬＩ、）を形成しており、■Ｃ０
１６からは再生複合信号中の水平同期信号に同期したル
・＠ ＠ ７Ｈの中心周波数を有する゛信号が得られる
ことになる。
と分周器１８は１／ａ−ｍ分周器、分局器２６は１／ｌ
ｎ分周器である。分局器１８からは周波数ｆＨの信号が
得られ位相比較器１０の入力信号となる。つまりここで
は位相同期ループ（ＰＬＩ、）を形成しており、■Ｃ０
１６からは再生複合信号中の水平同期信号に同期したル
・＠ ＠ ７Ｈの中心周波数を有する゛信号が得られる
ことになる。
三方クランプ回路２０に七直流成分を除去された複合信
号はデータ分離回蕗２４．８ｙｎｃ分離回蕗２２に供給
される。ここで一般的元ディジタ′ル壺調に対する復駒
回路は省略した。□また、変調方法がＮ ＲＺ （Ｎｏ
ｎ Ｒｅｔｕｒｎ’ｔｏ Ｚｅｒｏ ）であると考えて
もよい。データ分離回路２４で分離された情報データ及
び誤り訂正用データ社サンプリング回路２８で分周器２
６の出力りｉツク（周波数−ｆＨ’）モサンプリングさ
れる。こ５して得られたデータｉ例えばメモリ回路３０
等に一部蓄えられ、誤り検出、誤り訂正等が施された元
のデータに戻されるａまた分局器２６はＳｙｎ ｃ分離
回路２２で分離された５ｙｎｃ （例えば１，０，１．
０のンータパターン）に上ってリセットされてデータ信
号のサンプリングタイミングを１Ｈ毎に補正している。
号はデータ分離回蕗２４．８ｙｎｃ分離回蕗２２に供給
される。ここで一般的元ディジタ′ル壺調に対する復駒
回路は省略した。□また、変調方法がＮ ＲＺ （Ｎｏ
ｎ Ｒｅｔｕｒｎ’ｔｏ Ｚｅｒｏ ）であると考えて
もよい。データ分離回路２４で分離された情報データ及
び誤り訂正用データ社サンプリング回路２８で分周器２
６の出力りｉツク（周波数−ｆＨ’）モサンプリングさ
れる。こ５して得られたデータｉ例えばメモリ回路３０
等に一部蓄えられ、誤り検出、誤り訂正等が施された元
のデータに戻されるａまた分局器２６はＳｙｎ ｃ分離
回路２２で分離された５ｙｎｃ （例えば１，０，１．
０のンータパターン）に上ってリセットされてデータ信
号のサンプリングタイミングを１Ｈ毎に補正している。
しかしながら磁気シート１は駆動モ〜り１５の回転ムラ
によって、１フィールド期間に丁度１回転するとは限ら
ない。そのため例えば駆動モータ１５が若干早く回転し
た時、第１図に示す１／２水平走査期間分の記録部分５
が第１図の１Ｈの部分に重ね書きされてしまうことによ
り１Ｈの部分の水平同期信号が消失してしまうことがあ
る。この時第６図に示す様な連続化回路を介したとして
本１個の水平同期信号は必ず欠落してしまうことになる
。このときナナログスイッチ９の出方から信号の継ぎ目
に於いて水平同期信号が欠落した□とすると、次の水平
同期信号が位相比較器１ｏに供給されるまで位相比較器
１ｏのエラー出カが大き（なってしまい、はぼ１Ｈの間
ＶＣ０１６Ｇ制御する電圧が大きく変動する。またＬＰ
Ｆ’１２の特性によっては、ＶＣＯ１６が再び位相同期
するまでに１０数Ｈを要することも考えられ、データが
正確にサンプリングできな（なってしまう。
によって、１フィールド期間に丁度１回転するとは限ら
ない。そのため例えば駆動モータ１５が若干早く回転し
た時、第１図に示す１／２水平走査期間分の記録部分５
が第１図の１Ｈの部分に重ね書きされてしまうことによ
り１Ｈの部分の水平同期信号が消失してしまうことがあ
る。この時第６図に示す様な連続化回路を介したとして
本１個の水平同期信号は必ず欠落してしまうことになる
。このときナナログスイッチ９の出方から信号の継ぎ目
に於いて水平同期信号が欠落した□とすると、次の水平
同期信号が位相比較器１ｏに供給されるまで位相比較器
１ｏのエラー出カが大き（なってしまい、はぼ１Ｈの間
ＶＣ０１６Ｇ制御する電圧が大きく変動する。またＬＰ
Ｆ’１２の特性によっては、ＶＣＯ１６が再び位相同期
するまでに１０数Ｈを要することも考えられ、データが
正確にサンプリングできな（なってしまう。
〈発明の目的〉□
本発明は上述の如き問題点に鑑み、同期信号が信号の継
ぎ目部分に於いて欠落した場合でも誤動作なく再生デー
タを抽出することのできる廉タデ−夕再生装置を提供す
ることを目的とする。
ぎ目部分に於いて欠落した場合でも誤動作なく再生デー
タを抽出することのできる廉タデ−夕再生装置を提供す
ることを目的とする。
く実施例を用いた説明〉
以下、本発明を実施例を用いて説明する。
第４図は本発明の一実施例としてのデータ再生装置を示
す図である０ 第４図に於いて第３図と同様の構成要素につ（・ては同
一番号を付し説明は省略するＯ第３図に於〜・て４１は
回転位相検出）くルスからの時間を計時するタイマ回路
、４２はモノマルチであって、モノマルチ２２はフィー
ルド切換え点近傍で／１イレベルを出力する。４４．４
６は夫々フリップフロップ（ＦＦ）、４８はアンドゲー
ト、５０けオアゲートである。第５図は第４図（ａ）〜
（ｉ）各部の波形を示すタイミングチャートであり、以
下動作の説明をする。
す図である０ 第４図に於いて第３図と同様の構成要素につ（・ては同
一番号を付し説明は省略するＯ第３図に於〜・て４１は
回転位相検出）くルスからの時間を計時するタイマ回路
、４２はモノマルチであって、モノマルチ２２はフィー
ルド切換え点近傍で／１イレベルを出力する。４４．４
６は夫々フリップフロップ（ＦＦ）、４８はアンドゲー
ト、５０けオアゲートである。第５図は第４図（ａ）〜
（ｉ）各部の波形を示すタイミングチャートであり、以
下動作の説明をする。
水平同期信号分離回路８で分離された水平同期信号（第
５図（ａ）に示す）、と分周器１８の出カッ（ルス（第
５図（ｂ）に示す）とは夫々フリップフロップ回路（以
下ＦＦ）４４と、ＦＦ４６のセット端子（Ｓ）に入力さ
れるＯＦ’Ｆ’４４及びＦ’Ｆ４６は共にオアゲート５
０の出力によりリセットされる０まｆ、ニー Ｆ Ｆ
４４ 及びｌ” Ｆ ４ ／）は共にセット端子に入力
されるパルスの前縁でトリガする様に構成されているも
のとする。
５図（ａ）に示す）、と分周器１８の出カッ（ルス（第
５図（ｂ）に示す）とは夫々フリップフロップ回路（以
下ＦＦ）４４と、ＦＦ４６のセット端子（Ｓ）に入力さ
れるＯＦ’Ｆ’４４及びＦ’Ｆ４６は共にオアゲート５
０の出力によりリセットされる０まｆ、ニー Ｆ Ｆ
４４ 及びｌ” Ｆ ４ ／）は共にセット端子に入力
されるパルスの前縁でトリガする様に構成されているも
のとする。
ＦＦ４４及びＦＦ４５の出力は位相比較器１０に供給さ
れると共にアンドゲート４８に供給される。また、オア
ゲート５０はドロップアウト検波回路４２の出力とアン
ドゲート４８の論理和をとる様に構成されている。
れると共にアンドゲート４８に供給される。また、オア
ゲート５０はドロップアウト検波回路４２の出力とアン
ドゲート４８の論理和をとる様に構成されている。
以下、順を追って説明する０まず第５図にｔｌに示すタ
イミングで水平同期信号の前線が入力されると、ＦＦ４
４がセットされ、ｌ；’ Ｆ’ ４４のＱｌ出力がハイ
レベルとなる。次にｔ２に示すタイミングで分周器１８
の出力パルスの前縁が入力される。するとＦＦ４６がセ
ットされて、ＦＦ４６のＱ２出力（ｇ）がハイレベルと
なる。この時アンドゲート４８の出力（ｄｌが７１イレ
ベルに転じ、オアゲート５０の出力（ｅ）も−・イレベ
ルに転じるため、Ｆ Ｆ ４４及びＦＦ４６が共にリセ
ットされて夫々の出力（ｆ） 、 （ｇ）ハ再ヒローレ
ベルとなる。
イミングで水平同期信号の前線が入力されると、ＦＦ４
４がセットされ、ｌ；’ Ｆ’ ４４のＱｌ出力がハイ
レベルとなる。次にｔ２に示すタイミングで分周器１８
の出力パルスの前縁が入力される。するとＦＦ４６がセ
ットされて、ＦＦ４６のＱ２出力（ｇ）がハイレベルと
なる。この時アンドゲート４８の出力（ｄｌが７１イレ
ベルに転じ、オアゲート５０の出力（ｅ）も−・イレベ
ルに転じるため、Ｆ Ｆ ４４及びＦＦ４６が共にリセ
ットされて夫々の出力（ｆ） 、 （ｇ）ハ再ヒローレ
ベルとなる。
次にこのフィールド切換点近傍についてはモノマルチ４
２の出力（Ｃ）がハイレベルとなる。これに伴いオアゲ
ート５０の出力（ｅ）もハイレベルとなるため、ＦＦ４
４及びＦ Ｆ ４６はフィールド切換点近傍については
常にリセット状態とされる。このフィールド切換点近傍
には水平同期信号はｌ；’ｌｉ’４４に供給されること
はないが、分周器１８の出力はＦＦ４＜５に供給される
場合がある。しかし、この時ＦＦ４６がリセット優先と
すればＦＦ４６の出力（ｇ）はハイレベルに転じること
はない。
２の出力（Ｃ）がハイレベルとなる。これに伴いオアゲ
ート５０の出力（ｅ）もハイレベルとなるため、ＦＦ４
４及びＦ Ｆ ４６はフィールド切換点近傍については
常にリセット状態とされる。このフィールド切換点近傍
には水平同期信号はｌ；’ｌｉ’４４に供給されること
はないが、分周器１８の出力はＦＦ４＜５に供給される
場合がある。しかし、この時ＦＦ４６がリセット優先と
すればＦＦ４６の出力（ｇ）はハイレベルに転じること
はない。
これらＦＦ４４及びＦ１ｉ’ ４６の出力（ｆ） （ｇ
ｌは夫々位相比較器１０に供給され、この比較出力（ｈ
）はＬＰＦ１２、アンプ１４を介してＶＣＯ１６を制御
する。今、位相比較器１０の出力はＦ ｌ；’ ４４の
出力（ｆ）とＦＦ４ ＜５の出力（ｇｌとの位相差に応
じたレベルをサンプルホールドしたものと仮定すると、
水平同期信号が欠落した場合にはその直前のサンプリン
グ値が継続されることとなり、ＰＩ、Ｌ回路の機能は暫
時停止する。第５図（ｈ）に位相比較器１０の出力を示
している。
ｌは夫々位相比較器１０に供給され、この比較出力（ｈ
）はＬＰＦ１２、アンプ１４を介してＶＣＯ１６を制御
する。今、位相比較器１０の出力はＦ ｌ；’ ４４の
出力（ｆ）とＦＦ４ ＜５の出力（ｇｌとの位相差に応
じたレベルをサンプルホールドしたものと仮定すると、
水平同期信号が欠落した場合にはその直前のサンプリン
グ値が継続されることとなり、ＰＩ、Ｌ回路の機能は暫
時停止する。第５図（ｈ）に位相比較器１０の出力を示
している。
上述の如（構成してやることによってフィールド切換点
近傍に於いて水平同期信号が欠落することに伴５、ＰＬ
Ｌの誤動作を防止することができる０ 尚、第５−図中ＶＮで示す一点鎖線はｖｃｏ１６を中心
周波数ｎＬ＠ｎｍｆＨで発振させるための出力である。
近傍に於いて水平同期信号が欠落することに伴５、ＰＬ
Ｌの誤動作を防止することができる０ 尚、第５−図中ＶＮで示す一点鎖線はｖｃｏ１６を中心
周波数ｎＬ＠ｎｍｆＨで発振させるための出力である。
また、上述の構成ではＰＬｌ、回路による制御を停止さ
せる方法として、位相比較器１０に直前のサンプル値を
継続させるという方法をとったが、位相比較器１０の出
力をフィールド切換点近傍に於いてＶＮにする構成でも
よい。また更に簡単に行う方法としてＦＦ４４の出力（
ｆ）を位相比較器１０の出力としてそのまま１．ＰＦ’
１２に供給しても良い。
せる方法として、位相比較器１０に直前のサンプル値を
継続させるという方法をとったが、位相比較器１０の出
力をフィールド切換点近傍に於いてＶＮにする構成でも
よい。また更に簡単に行う方法としてＦＦ４４の出力（
ｆ）を位相比較器１０の出力としてそのまま１．ＰＦ’
１２に供給しても良い。
第６図は本発明の他の実施例としてのデータ再生装置を
示す図である。
示す図である。
第４図と同様の構成要素については同一番号を付しであ
る。４０はアナログスイッチであり、水平同期分離回路
８よりの水平同期信号及び分周器１８よりの周波数ｆＨ
のパルス信号の位相比較器１０への入力を制御する。
る。４０はアナログスイッチであり、水平同期分離回路
８よりの水平同期信号及び分周器１８よりの周波数ｆＨ
のパルス信号の位相比較器１０への入力を制御する。
即ちフィールド切換点近傍では、アナログスイッチ４０
が開かれ、位相比較器１０への入力を禁止している。こ
れによって位相比較器１０を含むＰＬＬ回路は暫時その
制御機能を停止する。
が開かれ、位相比較器１０への入力を禁止している。こ
れによって位相比較器１０を含むＰＬＬ回路は暫時その
制御機能を停止する。
従って第６図に示すデータ再生装置に於いてもフィール
ド切換点近傍に於ける水平同期信号の欠落によるＰＬＬ
回路の誤動作を防止することができ、再生データを常に
正確にサンプリングすることができる。
ド切換点近傍に於ける水平同期信号の欠落によるＰＬＬ
回路の誤動作を防止することができ、再生データを常に
正確にサンプリングすることができる。
く効果の説明〉
以上説明した様に、本発明によれば再生データを抽出す
るクロックを発生する手段を同期信号を用いて制御する
機能を信号の継ぎ白点近傍に於いて停止することで、常
に誤動作なく再生データを抽出することができる再生装
置を得る。
るクロックを発生する手段を同期信号を用いて制御する
機能を信号の継ぎ白点近傍に於いて停止することで、常
に誤動作なく再生データを抽出することができる再生装
置を得る。
第１図は円状トラックの様子を示す図、第４図社本発明
の一実施例としてのデータ再生装置の構成を示す図、 第５図は第３図各部の波形を示すタイミングチャート、 第６図は本発明の他の笑施例としてのデータ再生装置の
構成を示す図である。 ８は水平同期信号分離回路、１０は位相比較器１１２＃
′ｉＬＰ！、１４１４７ン：ｆ、１＜５ａＶＣＯ１１８
は分周器、２０社クランプ回路、２４はデータ分離回路
、２６は分周器、２８はサンプリング回路、６０はメモ
リ回路、４０はアナログスイッチ、４１はタイマ回路、
４２はモノマルチ、４４．４６は夫々フリップフロップ
回路である。 出願人 キャノン株式会社
の一実施例としてのデータ再生装置の構成を示す図、 第５図は第３図各部の波形を示すタイミングチャート、 第６図は本発明の他の笑施例としてのデータ再生装置の
構成を示す図である。 ８は水平同期信号分離回路、１０は位相比較器１１２＃
′ｉＬＰ！、１４１４７ン：ｆ、１＜５ａＶＣＯ１１８
は分周器、２０社クランプ回路、２４はデータ分離回路
、２６は分周器、２８はサンプリング回路、６０はメモ
リ回路、４０はアナログスイッチ、４１はタイマ回路、
４２はモノマルチ、４４．４６は夫々フリップフロップ
回路である。 出願人 キャノン株式会社
Claims (1)
- 一周期的な同期信号とデータ信号とよりなる複合信号が
記録されている記録トラックを連続してトレースする再
生ヘッドと、該再生ヘッドより得た再生複合信号を連続
信号とする連続化手段と、該連続信号中の前記データ信
号よシ再生データを抽出するためのクロックを発生する
発生手段と、前記連続信号中の同期信号を用いて前記発
生手段を制御する手段と、前記連続信号の継ぎ口近傍に
於いて前記制御手段の機能を停止する手段とを有するデ
ータ再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24591083A JPS60140569A (ja) | 1983-12-28 | 1983-12-28 | デ−タ再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24591083A JPS60140569A (ja) | 1983-12-28 | 1983-12-28 | デ−タ再生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60140569A true JPS60140569A (ja) | 1985-07-25 |
Family
ID=17140645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24591083A Pending JPS60140569A (ja) | 1983-12-28 | 1983-12-28 | デ−タ再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60140569A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01194172A (ja) * | 1988-01-29 | 1989-08-04 | Matsushita Electric Ind Co Ltd | 信号再生装置 |
-
1983
- 1983-12-28 JP JP24591083A patent/JPS60140569A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01194172A (ja) * | 1988-01-29 | 1989-08-04 | Matsushita Electric Ind Co Ltd | 信号再生装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60140569A (ja) | デ−タ再生装置 | |
| JP2570383B2 (ja) | デジタル信号挿入装置 | |
| JP2502616B2 (ja) | サ−ボ装置 | |
| JPH04137884A (ja) | 映像信号のメモリへの書込方法および装置 | |
| JPH06302109A (ja) | 記録再生装置 | |
| JPS60138778A (ja) | デ−タ再生装置 | |
| KR890004059B1 (ko) | 영상재생 장치의 시간축보정 회로 | |
| KR940009973B1 (ko) | 영상신호기록 재생장치 | |
| JP3263886B2 (ja) | 時間軸補償装置および方法 | |
| JPS62185497A (ja) | 磁気記録再生装置 | |
| JPS6356083A (ja) | 映像信号記録再生装置 | |
| JPH03184485A (ja) | 再生信号処理回路 | |
| JPS63308489A (ja) | ビデオデイスクプレ−ヤ | |
| JPH0211091A (ja) | 色信号切り換え回路 | |
| JPH0752964B2 (ja) | 同期クロック発生装置 | |
| JPS6174485A (ja) | スキユ−歪補正装置 | |
| JPS6123486A (ja) | 磁気記録再生装置 | |
| JPH0440780A (ja) | 画像信号記録再生システム | |
| JPS6180982A (ja) | インサ−ト回路 | |
| JPH0832071B2 (ja) | 映像信号のクロマ位相補正方法 | |
| JPH0778956B2 (ja) | 時間軸制御方式 | |
| JPS63317964A (ja) | 信号再生装置の水平同期信号抜取り回路 | |
| JPS62233993A (ja) | 時間軸補正装置 | |
| JPS60253066A (ja) | ドロツプアウト補償装置 | |
| JPS62166695A (ja) | 磁気記録再生装置 |