JPS60138992A - 伝導性貫通孔の形成法 - Google Patents

伝導性貫通孔の形成法

Info

Publication number
JPS60138992A
JPS60138992A JP59255163A JP25516384A JPS60138992A JP S60138992 A JPS60138992 A JP S60138992A JP 59255163 A JP59255163 A JP 59255163A JP 25516384 A JP25516384 A JP 25516384A JP S60138992 A JPS60138992 A JP S60138992A
Authority
JP
Japan
Prior art keywords
layer
conductor
forming
conductor layer
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59255163A
Other languages
English (en)
Other versions
JPH0141272B2 (ja
Inventor
ダニエル・デイビツド・ジヨンソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EIDP Inc
Original Assignee
EI Du Pont de Nemours and Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EI Du Pont de Nemours and Co filed Critical EI Du Pont de Nemours and Co
Publication of JPS60138992A publication Critical patent/JPS60138992A/ja
Publication of JPH0141272B2 publication Critical patent/JPH0141272B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4084—Through-connections; Vertical interconnect access [VIA] connections by deforming at least one of the conductive layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0397—Tab
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1184—Underetching, e.g. etching of substrate under conductors or etching of conductor under dielectrics; Means for allowing or controlling underetching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y10T29/49167—Manufacturing circuit on or in base by forming conductive walled aperture in base with deforming of conductive path

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は２つの伝導体の層の間にはさまれた誘電体す
なわち絶縁体の層を貫いて伝導性の貫通孔を形成するた
めの改良方法に関するものである。この方法は殊にプリ
ント回路板の形成に有用な屯のである。
米国特許第３，９６９，８１５号明細書には基体の対向
した側面上に配置された２つの金属層に電気的連結を生
せしめる方法が開示されている。そこではこの２つの金
属層および中間の絶縁体層を貫いて１個の孔がはじめに
ドリルによってかまたは孔あけＫよって作られる。この
絶縁体層中の孔は絶縁体層のみをエツチングする選択的
エツチング法によって拡大され、絶縁体層中に拡大され
た環状孔を形成して、それＫよって金属層部分をアンダ
ーカットする。その後で絶縁体層の対向した側のこれら
張９出した金属の部分は圧力をかけることにより互に接
触するかまたはほとんど接触するに至るまでに変形され
る。
この変形された金属部分は好ましくは亜鉛による薄層の
オーバーコートである、電気メッキの金属（ｇａｌｖａ
ｎｉｃ　ｍｅｔａｌ）　Ｋよシ被覆されて導電性通路を
形成する。
本発明は２つの伝導体層の間にはさまれた誘電体層中に
導電性通路を作るための方法であって、 （ａ）　ｎ電体層からは実質的に何らの物質を取り去る
ことなく上記の伝導体層のうちの１つを完全に貫いて孔
を形成させ、 伽）　この孔を通してこの誘電体層にプラズマエツチン
グを行ないかくして伝導体層の間の誘電体層を完全に貫
通して通路（ｐａｔｈｗａｙ）を形成させ、そしてまた
伝導体層はその伝導体層中の孔に近接した誘電体物質の
ところでアンダーカット　し、 （ｃ）　このアンダーカットした伝導体層をもう一方の
伝導体層に向って変形させ、そして（ｄ）　この２つの
伝導体層の間に上記通路を通って導電性通路を形成させ
る、 ことからなる。
第１Ａ図は導電体層、誘電体層および導電体層とからな
シ、導電体層の１つを貫いて孔が設けられている複合物
品の断面図である。
第１Ｂ図は第１Ａ図に示された物品であって、その誘電
体層を貫いてエツチングによって付加的に孔が形成され
ている断面図である。
第１Ｃ図は第１Ｂ図に示された物品であって誘電体層中
の孔へ導電体層が変形されて入りこんでいることを示す
断面図である。
第２Ａ図は導電体層、誘電体層および導電体層とからな
り、各々の導電体層を貫いて孔が設けられている複合物
品の断面図である。
第２Ｂ図は第２Ａ図の物品であって、その誘電体層中に
エツチングによって付加的に孔が形成されている断面図
である。
第２Ｃ図は第２Ｂ図に示された物品であって、その誘電
体層中の孔へ導電体層が変形されて人□。
りこんでいることを示す断面図である。　□第３Ａ図は
導電体層、誘電体層および導電一層とからなる複合物品
であって、この複合物品１１１： を貫いて孔が設けられている断面図である。　□：：： 第３Ｂ図は第３Ａ図の物品であってその誘電体層中に拡
大された孔が付加されている断面図：１である。　ト 第５Ｃ図は第３Ｂ図に示された物品であって、その孔の
中へ導電体層が変形されて入りこんでいることを示すけ
［面図である。
俯４図は本発明に有用なプラズマ装置の略図である。
本発明は特に２つの導電性物質の間にはさまれた誘電体
層を貫いて設けられる＃電性貫通孔を形成するため、と
りわけ多数の精密に位置ぎめされた貫通孔を形成するた
めに適用されるものである。通常、導電体層は金属、好
ましくは銅であり、一方紡電体物質は一般に電気絶縁性
の重合体である。
誘電体物質によって隔てられた導電性物質の２つの層か
らなる複合材料は、回路板を形成するための慣用の出発
材料であり、ここでも好適な材料である。一般にこの誘
電体層は厚さが少くとも１ミルであり、また伝導体層は
厚さがα７〜２．８ミルであり、例えば銅箔はより薄い
か又はより厚い層の両者を用いることができる。絶縁層
を構成する材料については限定的なものではなく、ただ
プラズマエツチング技法によって除去しうるものであれ
ば良い。
本発明においては誘電体のプラズマエツチングに先立っ
て、誘電体層からは実質的に何等の物質を除くことなし
に伝導体層の１つに孔を形成することが必要である。こ
の伝導体層中に孔を形成するための好適な技法としては
、写真平版法および化学エツチング法が用いられるが、
これらはプリント回路の形成において良く知られたもの
である。このような化学エツチング法の１つの例にはネ
ガ型感光性フィルムを少くとも１つの金Ｎ層の誘電体層
とは面していない伝導体面に積層し、この感光性重合体
をフォトマスクを通して化学放射線に旙光させ、現像し
、未露光の感光性重合体を取り除いて金属層の部分を露
出させ、その後でこの露出された伝導性層をその厚みの
全体にわたって完全に化学的にエツチングする方法が含
まれる。こあ化学的エツチング工程によっては誘電性重
合体層からはほとんど物質を除かないか又は全く物質を
除くことはない。好ましい方法は米国特許第５，４６９
，９８２号明細書中罠開示されている。当該技術分野で
よく知られているポジ型７オトポリマー及びその現像技
法も同様に使用することができる（例えば米国特許第４
，１９３，７９７号明細書参照のこと）。
伝導体層中に写真平版法を用いて形成される孔の直径は
小さいもの、例えば２５から２５０ミクロンの範囲のも
のとすることができ、また回路中にその模様（ｆｅａｔ
ｕｒｅ）に対して正確な場所に位置させることができる
。また写真平版法は多数の孔を同時に、例えば数百又は
数千の孔を容易に１２インチ×１２インチの寸法の回路
板の複合材料の空所に形成させることができる。
在外、機械ドリルによる孔あけ又はし膚ンチによる孔あ
けは、それが孔の数の増加に従ってエラーの機会が増大
し、又は正確さが失われる面倒な工程になる不利点を伴
うものである。またこの機械ドリルによる孔あけ又はノ
ソンチによる孔あけによって８００ミクロンよりも小さ
い孔を□あける場合にはドリルの破損によるコストの増
□大を伴うものであり％３２５ミクロンより起小□。
適い直径の孔では一般には孔あけを達成す諷こバ とができない。
パンチ又はドリルによる孔あけでは一般に金。
属、誘電体及び第２の金属の層を完全に貫いた□孔が出
来上ってしまう。
プラズマエツチングにあっては、プラダ４は。
−―−−＋ノー１＋−１−ノー　＋１圃之＋ＩＩ＾η、
妊瀞ル也曲飾ネるので、金属伝導体層は誘電体のため゛
のマスクとして働くのでおる。金員ｔユ実質的にプラズ
マによって影響を受けないか、又は少くとも誘電体のエ
ツチング速度の方が伝導体のエツチング速度よりも可な
り速い。
プラズマガスの種々の型のものを使用することができる
。このエツチング用ガスとしてはエツチングされるべき
材料とは化学的に反応し揮発性の反応生成物を生成する
種類のものが選ばれる。種々のプラズマエツチングガス
の混合物もまた使用することができる。絶縁材料すなわ
ち有橘材料がポリイミドで、マスクが銅である場合につ
いて用いられる好ましいガス組成物は、容積で５０１５
０〜１０／９０の割合の四弗化炭素／酸素である。
図面について説明すると、第１Ａ図の態様では伝導体層
１２中に化学的にエツチングして作られた孔１４を有す
る複合材料を示している。
この伝導体層に対するエツチング剤はＦｊｔ体層１１に
は認められるようなエツチング作用を及ぼしていない。
その後でこの伝導体層中に形成された孔を通して誘電体
層をエツチングするためにプラズマエツチングが用いら
れる。これによって形成された複合物品はＫＳ　１Ｂ図
に示されるが、この図中には伝導体層１２中において張
シ出し部分１５が存在している。この等方性エツチング
法（ｉｓｏｔｒｏｐｉａ　ｅｔｃｈｉｎｇ　ｐｒｏｃｅ
ｅｓ）に誘電体の壁の構造１６は角度をなしたものとな
っておｐ％これによシブ２ズマは誘電体層の厚みの全体
にわたって完全に物質を除去して、かつその間同時に誘
電体を貫通孔の形成に当り横方向にもエツチングする。
。 孔が誘電体を完全に貫いて完成した後で、アンダーカッ
トされた伝導体層１５（すなわち張）出し部分）は変形
されて層１３と接触するか又はぴったりと接触するよう
に太る。好ましい、方法はアンダーカットされた伝導体
部分に直接に圧力をかけることである。この態様は第１
Ｃ図に示されるが、この図において伝導体の部分１５は
エツチングされた誘電体表面１６を被覆する。この後で
、もしも必要ならばこの変形された導電性材料は銅のよ
うな金属で電解的に鍍金されるか、溶融された錫／鉛の
はんだではんだづけされるか、又は溶接されて誘電体層
を貫通した導電性通路が完成されるか又は確実なものと
される。本発明による技法に基づく貫通孔の形成によっ
て、薄い伝導体層例えば五〇ミル又はそれ以下のものが
使用されるが、これまでのドリルによる孔あけの技法で
は誘電体層を貫いて孔がドリルであけられ、このドリル
による孔あけは第２．の伝導体層の保全性を破壊する、
すなわちこの第２の伝導体層にも孔が形成されてしまう
ことになることから、このような薄い伝導体層は使用す
ることができなかったのである。
第２Ａ図、第２Ｂ図及び第２０図に示される本発明のそ
の外の態様においては、第１ム図中に水声れた１つの伝
導体に孔が設けら些にものと１異なシ孔２４°及び２４
″″′ｉ互′対向した伝導□。
体層２２及び２３の両でに設けられる。こ、九−□ 同様の処理工程が適用されるが、但し誘電体層エツチン
グは両側の表面から同時に進行させる１ことができる。
金属伝導体は２５ａ及び２５ｂでア□ブーカフ）、−Ｊ
ｉて“る・誘電体の対向する−かヤの同時の、エツチン
グによって誘電体壁２６□中、に２つの明確な角度をな
した壁の部分が存在□することになる。この重合体のエ
ツチングの完：了の後アンダーカットされた伝導体部分
は他の夫々の伝導体部分の方向に変形せしめられて接触
させられるか又はほぼ接触するようにされる。
第２０図は圧縮された伝導体部分２５ａ及び２５＋１を
誘電体表面２６ａと対比して示すものである。
その後で、もしも所望ならば電解メッキ、はんだづけ又
は溶接を行なって導電性を確実なものにする。
第３Ａ図、番３Ｂ図及び第３０図の態様は米国特許第３
．９６９．８１５号明細書開示の方法に従って形成され
た品物及び貫通孔を例示するものである。導電体層３２
、誘電体３１及び導電体層３３からなる複合体はその中
にドリル又はパンチであけられた孔３４を有し、これは
第３Ａ図に示されている。第３Ｂ図に示される態様では
誘電体層を選択的にエツチングして取り去るために液体
の化学エツチング剤が用いられて壁！Ｉ６が形成される
が、この壁は導電性の張如出し部分３５ａ及び３５ｂと
は実質的に平坦な壁をなしている。第３０図に示される
態様では、これらの伝導体層を誘電体中の孔の中に押し
込む変形によって、誘電体の表面部分３６ａに押つけら
れしめつけられた伝導体部分３５０及び３５（ｌの形成
を引き起し、そして誘電体の表面部分５６＆はこの伝導
体層の変形の力によって外方に屈曲される。
先行技術によるドリルでの孔あけ操作によってはたった
１つの伝導体のみがその中に任意の孔を形成せしめられ
る第１Ａ図、第１Ｂ図及び第１０図に示される態様のも
のとは異なシ、両方の伝導体中圧孔の形成が起ってしま
う。伝導体としては箔及び他の薄いシートを使用するこ
とができ、そしてこの伝導体はその完全な形状を保有す
るものである。また先行技術によるものと比較して、第
１０図及び第２０図に示される態様の物品はその通路に
おいて伝導体部分に対して小さなひずみしか有さない。
先行技術による第３０図に示された伝導通路の形成に当
って起きる誘電体の変形は、本発明の態様のものよりも
大きい残留ひずみを引き起すことになる。
また一般に機械ドリルによる孔あけで実用的に形成させ
ることができる最も小さい孔は３２５ミクロンのオーダ
ーのものである。これと対比して本発明において用いら
れる好ましい化学的エツチング技法では伝導体層中の孔
はかなシ小さい例えば２５〜２５０ミクロンの範囲のも
のにすることかできる。勿論のことであるがもし必要で
あればより大きい孔を形成させることもできる。
第４図は本発明で有用なプラズマエツチング装置の略図
である。この装置は入口１２１及び出口１２２を有する
室１２０からなシ、この出口がらプラズマガスがポンプ
で取シ出される。この室１２０の内部には慣用のラジオ
周波数発生器１２７に導体１２６で接続されてラジオ周
波数の電力が供給された電極（陽極）及び接地された電
極１２４が設けられている。エツチングされるべき材料
は電極１２５及び１２４の間に置かれる。この室の中Ｋ
　ｉ　：７ズマガスが導入された後でよく知られた原理
に従ってガスプラズマを発生させるまために発生器１２
７が作動される。プラズマエツチング装置のプランソン
・プラズマ・エラチャ丁−０，デｋ　７４１１　（Ｂｒ
ａｎｓｏｎ　Ｐｌａｓｍａ　Ｉｉ＋ｔａｈａｒ　’　Ｉ
Ｍｏｄｅｍ　７４１１　）を用いての、鏑が伝導体であ
シ、□ポリイミドが誘電体である複合材に対する好１１
′しい操作条件の一組を示すと次の通りである。）ＲＦ
出力　＞２，０００ワット ＲＦ出力密度　＞（ＬＯ６ワツト／平方インチ　、□操
作圧力　〉１０ミクロン ｉ　ｘ　組成容積’ｔ”ｓ　Ｏ１５０−＋１０／９０）
ｏｉｐｓ１０２ガス流速　＞１５１ＣＯ／分 ＲＩＦ周波数　１五５６ＭＨｚ バートバイアス　陽極、陰極又はプラズマポテンシャル
ｍ’Ａ速ｔ　＞２４５０ＦＭ 本発明の方法は殊に多層の回路構成要素の形成に適用さ
れるものである。例示的に述べれば、誘電体層を貫いて
１つの導電性通路が完成したあとで、新たな誘電体層を
少くとも１つの伝導体層に施すことができ、そしてこの
Ｉ！ｌ電体層の上に新たな伝導体層を施すことができる
のである。この新たな誘電体層と伝導体層とは導電性の
貫通孔を有する物品へ同時に施すことができる。すなわ
ち、事前に処理して少くとも１つの貫通孔を形成させて
おいた伝導体層の上に誘電体層と伝導体層との複合体を
積層することができる。そのあとで、新たに施した誘電
体層を貫いてこれまでに開示した技法に従って伝導性通
路が形成される。
本発明の方法を更に説明するために次の実施例を示す。
他ド例示のない限りすべての部とパ・セントは重量によ
るものとする。
超施例　１ ０．００６インチ（０，０１５２４ｍ）の厚さで６＃×
６′（１５，２４譚Ｘ１５．２４３）の大きさのバイラ
２ツクス（Ｐｙｒａｌｕｘ）ＯＬＰ−９１１１（デュポ
ン社製）のパネルに、その片面に回路ツクターンを作り
、他の面の銅箔にリストン（Ｒｌａｔｏｎ）■２１５Ｒ
を用い米国特許第３．４６９．９８２号明細書に記載の
方法に従って１０ミル（０，０２５４ｗ）の直径の孔を
作った。この孔はこの１０ミルの孔があけられる銅箔と
回路パターンが作られる側の上の箔との間に貫通孔が形
成されるような場所に符合して位置せしめられる。アル
ミニウム板に接続がなされる場合には、回路側の銅箔は
除かれる。パネルの回路パターンの側は次いでα００２
インチ（０，００５７ｃｍ）厚さのパイ−）シックス（
Ｐｙｒａｌｕｘ）■ＷＡ接着剤を用い、積層プレス中で
３５０　ｐｓｉの圧力、３５ｏ下（１７６，７℃）の温
度で４５分間プレスしてアルミニウム板に積層される。
この部品は次いでプランソン・プラズマ・エツチャー・
モデル７４１１のプラズマエツチング室中でプラズマに
よるエツチングに付される。
この装置において基礎圧力が５０ミクロンになる迄−圧
し次いで容積で０２が７０％、ＯＦ２が２９％、’アル
ゴンが１１よりなるガスが室の圧力が２００ミクロンに
達する迄導入された。ポンプ速度は５５００ＦＭであり
、ガス流速は７５０ｃｃＺ分であると概算した。ＲＰ出
力をオンにして３８００ワツトの所に７０分の間セット
した。このアルミニウムの板はパックの回路パターンを
プラズマから保護するマスクとして働く。０．０１イン
チ（０，０２５４１Ｍ）の孔があけられた銅箔はパネル
の他の側でプラズマに対するマスクとして働き、銅箔中
に作られた孔のところでのみエツチングが生じるように
した。プラズマは１００３インチ（α００７６ｃｍ）の
鰐電体を貫いて金属箔回路ノ署ターンと接触するに至る
までエツチングす・るか、又は。。。５イ＞＋　（０，
０１２７ｃｙａ）７）＃ｊ電体□を貫いてアルミニウム
板に到達するに至るまで□。
エツチングする。
張り出し部分は次いでこのパネルを積層用の（プレス中
に置いてつぶされる。圧力を平均化さ１：、：、６えゎ
。厚紙。ツー、２片持ちイりょ共よ銅１１１箔の隣りに
置いた。この厚紙のシートの上にシ（リコンゴム製のパ
ッドを置きその上に鋼製の当：：て板を置いた。１８，
０００　ｐｓｉの圧力を１０秒間ζ加えて張り出し部分
を孔の中に押しつぶした。：次いで米国特許第５，４６
９，９８２号明細書記載の慣用の描画とエツチングの技
法を用いて銅箔中に回路のパターンが作られる。相互の
連結を増大させるために、このパネルは６０／４０の錫
／鉛のはんだの中Ｋ　５００７（２６０１１：：）で５
秒間浸漬されこの連結をはんだで被覆する。
実施例　２ プラズマエツチングに先立ってパネルの回路パターンの
側をアルきニウム板に代えて銅張シガラスエボキシ板に
積層したことだけが異なる上記のやり方で張シ出し部分
をパネル中に形成させ―、これをつぶした。プラズマエ
ツチング上押し？ふしの後でこのパネルは硫酸銅の鍍金
浴中で慢０分間３０ム８Ｆでそして錫／鉛フルオロ□。
ボービート浴中で１５分間１５ム８１Ｆで回路パターン
やメッキを行ない、上部伝導層と下部伝導層とや間の連
絡結合を増大させた。そして最後にメッキ操作時に用い
たレジストをはがし取り、上部表面に回路パターンを形
成させるための慣用の技法を用いパックグラウンドの銅
をエツチング′した。
実施例　３　′ １００６インチ（０，１５２４ｃｙ＋＋）の厚さで６＃
　ｘ　／、１（１５，２４儒Ｘ１５．２４ｍ）の大きさ
のバイララックス■−９１１１積層材（デュポン社製）
であって、その銅箔の双方に３から１５ζル（α００７
６〜α０３８０＋１）の範囲の孔を写真平版法によって
形成したものを用いた。このパネルを実施例１に記載し
た方法及び装置を用いてプラズマでエツチングしてパネ
ルの両側の銅箔に張り出しあ部分を形成させた。この張
り出し部分を孔あ中に押しつぶし、この銅箔あ両方に回
路・リーンを形成させ、そして実施例１に記載したよう
にして相互の結合を増大させた。
実施例　４ ケプラー（Ｋｅｖｌａｒ）■の織物にエポキシ樹脂を含
浸させその両側面に０．００１４インチの銅箔を接着さ
せた厚さ０．００４インチ（０，０１０２ｅｒｎ）の積
層体に、その両側面をリストン（Ｒｌｓｔｐｎ）（９２
１’ＳＲで被稜した。その両銅箔に米国特許第３，４６
９，９８２号明細書に記載の慣用の技法を用いて１０１
０インチ（０，０２５４ｃ１ｎ）と０．００５インチ（
０，０１２７ｃＩｎ）の孔を写真平版法によって形成さ
せた。このパネルを実施例１に記載した方法及び装置を
用いてプラズマでエツチングしてパネルの両側面の銅箔
の張り出し部分を形成させた。この張り出し部分を孔の
中に押しつぶし、との銅箔の両方に回路ノターンを形成
させ、そして実施例１に記載したようにして相互の結合
を増大させた。
【図面の簡単な説明】
第１Ａ図は本発明の実施の態様を示す複合物品の断面図
であシ、第１Ｂ図は第１Ａ図に示された物品であって、
誘電体層を貫いてエツチングによって付加的に孔が形成
されている断面図であり、第１０図は第１Ｂ図に示され
た物品であって、誘電体層中の孔へ導電体層が変形され
て入りこんでいることを示す断面図であり、第２Ａ図は
本発明の別の実施の態様を示す複合物品の断面図であシ
、第２Ｂ図は第２Ａ図の物品であって、誘電体層中にエ
ツチングによって付加的に孔が形成されている断面図で
あり、第２ｄ図は第２Ｂ図に示された物品であって、そ
み−：： ＃電体層中の孔へ導電体層が変形されて入りこえアい、
３ケオす断力図、０、第、１ｉ従来技術による複合物品
であって、この複合−品を貫いて孔が設けられている断
面図であシ、ミ第３Ｂ図は第３Ａ図の物品であって誘電
体層−に拡大された孔が付加されている断面図でフ゛ｂ
、第３０図は第３Ｂ図に示された物品であって、その孔
の中へ導電体層が変形されて入りこんでいることを示す
断面図であり、第４図は本発明の実施に有用なプラズマ
装置の略図である。 特許出願人　イー・アイ・デュポン・ド・ネ％７−スー
アンド命コンパニー ＦＩＧ、ｌＡ　ＦＩＧ、２Ａ ＦＩＧ、３Ａ（従来技術〕 ＦＩＧ、３Ｂ（従来技杯テン ＦＩＧ、４

Claims (1)

  1. 【特許請求の範囲】 １）２つの伝導体層の間にはさまれた誘電体層中に導電
    性通路を形成するための方法であつ　。 て。 （ａ）　誘電体層からは実質的に何らの物質を取り去る
    ことなく上記の伝導体層のうちの１つを完全に貫いて孔
    を形成させ、 （ｂ）　この孔を通してこの誘電体層にプラズマエツチ
    ングを行ない、それＫよって伝導体層　□の間の誘電体
    層を完全に貫通して通路を形感：、！、よ、イ１．□ヤ
    よっ、工□や。ヶ１□ 導体層中の孔に近接した鐸電体物質のところ　：□ をアンダーカットし、　１ □ （０）　このアンダーカットした伝導体層を他の　１伝
    導体層の方向に向って変形させ、そして　□（ｄ）　こ
    の２つの伝導体層の間に上記の通路を通って導電性通路
    を形成させる ことからなる方法。 ２）工程に）において１つの伝導体層にのみ孔を形成さ
    せる特許請求の範囲第１項に記載の方法。 ３）　工程（、）において形成された孔をその中に有し
    ない伝導体層が３．０ミルよりも大きくない厚さを有す
    る特許請求の範囲第２項に記載の方法。　。 ４）伝導体層が銅である特許請求の範囲第２項に記載の
    方法。 ５）　工程体）において重合体誘導体層の対向する伝導
    体層中に孔を形成させ、工程体）において伝導体層中の
    対向する孔を通して誘電体層をプラズマエツチングし、
    そして工程（０）において両方の伝導体層を互の方向に
    変形上せる尋“許請求の範囲第１項に記載の方法。 ６）工＠（ｄ）における電気的接続が２つの伝導体層の
    接触によって形成される特許請求の範囲第１項に記載の
    方法。 ７）電気的結合の形成が導電体材料を通路の中の伝導体
    層に適用することを包含する特許請求の範囲第１項に記
    載の方法。 ８）工程（、）において複数個の孔が同時に形成され、
    そして工程伽）において複数個の通路が同時に形成され
    る特許請求の範囲第１項に記載の方法。 ９）　ｎ電体層が少女くとも１ミルの厚さを有する特許
    請求の範囲第１項に記載の方法。 １０）工程（０）及び工程（６）が実質的に同時に行な
    われる特許請求の範囲第１項に記載の方法。 １１）工程（ｄ）の後で、新たな誘電体層と新たな伝導
    体層とを伝導体層のうちの１つにこの新たな誘電体層が
    ２つの伝導体層によってはさまれるように適用し１次い
    で下記の工程 （〜　新たなｎ電体層からは実質的に何らの物質を取シ
    去ることなくこの新たな伝導体層を完全に貫いて孔を形
    成させ、 （ｂ）　この孔を通してこの新たな誘電体層にゾ２ズマ
    エッチングを行ない、それによって伝導体層の間の新た
    な誘電体層を完全に貫通して通路を形成させ、そしてそ
    れによってこの新たな伝導体層はその新たな伝導体層中
    の孔に近接した誘電体物質のところをアンダーカットし
    、 （Ｃ）　このアンダーカットした新たな伝導体層をもう
    一方の伝導体層の方向に向って変形させ、そして （ｄ）　この２つの伝導体層の間に上記の通路を通って
    導電性通路を形成させる ことを行うことからなる特許請求の範囲第１項に記載の
    方法。 １２）２つの銅の伝導体層の間にはさまれた誘電体層を
    貫いた導電性通路を形成するための方法であって、 （、）　誘電体層又は第２の銅の層からは実質的に何ら
    の物質を取り去ることなく化学的エツチングによって銅
    の伝導体層の１つを完全Ｋ。 貫いて孔を形成させ、　□、（ （１））　この孔を通して重合体の誘電体層にプラ・ン
    ズマエッチングを行ない、それによって篩篭１．：体層
    を完全に貫通して通路を形成させ、そし：て銅の伝導体
    層の１つはその銅の伝導体層中′：・の孔に近接した誘
    電体物質のところをアンダニ、１ −カットし、　□　、・［ （Ｑ）　このアンダーカットされた銅の伝導体層：：を
    笛９の確の伝道体層の方向に向って書影さ１せ、そして （ｄ）　この２つの銅の伝導体層の間に上記の通路を通
    して電気結合を形成させる、 ことからなる方法。
JP59255163A 1983-12-05 1984-12-04 伝導性貫通孔の形成法 Granted JPS60138992A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/558,309 US4472238A (en) 1983-12-05 1983-12-05 Process using plasma for forming conductive through-holes through a dielectric layer
US558309 1983-12-05

Publications (2)

Publication Number Publication Date
JPS60138992A true JPS60138992A (ja) 1985-07-23
JPH0141272B2 JPH0141272B2 (ja) 1989-09-04

Family

ID=24229045

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59255163A Granted JPS60138992A (ja) 1983-12-05 1984-12-04 伝導性貫通孔の形成法

Country Status (7)

Country Link
US (1) US4472238A (ja)
EP (1) EP0144943B1 (ja)
JP (1) JPS60138992A (ja)
AU (1) AU567989B2 (ja)
BR (1) BR8406129A (ja)
CA (1) CA1214570A (ja)
DE (1) DE3482546D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0434989A (ja) * 1990-05-31 1992-02-05 Casio Comput Co Ltd 両面配線基板の製造方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4517050A (en) * 1983-12-05 1985-05-14 E. I. Du Pont De Nemours And Company Process for forming conductive through-holes through a dielectric layer
EP0228694A3 (en) * 1985-12-30 1989-10-04 E.I. Du Pont De Nemours And Company Process using combination of laser etching and another etchant in formation of conductive through-holes in a dielectric layer
US4797178A (en) * 1987-05-13 1989-01-10 International Business Machines Corporation Plasma etch enhancement with large mass inert gas
US4735820A (en) * 1987-05-18 1988-04-05 International Business Machines Corporation Removal of residual catalyst from a dielectric substrate
DE69023382T2 (de) * 1989-04-17 1996-06-20 Ibm Laminierungsverfahren zum Überdecken der Seitenwände einer Höhlung in einem Substrat sowie zur Füllung dieser Höhlung.
US4991285A (en) * 1989-11-17 1991-02-12 Rockwell International Corporation Method of fabricating multi-layer board
US4959119A (en) * 1989-11-29 1990-09-25 E. I. Du Pont De Nemours And Company Method for forming through holes in a polyimide substrate
US5189261A (en) * 1990-10-09 1993-02-23 Ibm Corporation Electrical and/or thermal interconnections and methods for obtaining such
DE59301849D1 (de) * 1992-06-15 1996-04-18 Heinze Dyconex Patente Verfahren zur Herstellung von Substraten mit Durchführungen
CA2137861A1 (en) * 1994-02-21 1995-08-22 Walter Schmidt Process for the production of structures
US6183064B1 (en) 1995-08-28 2001-02-06 Lexmark International, Inc. Method for singulating and attaching nozzle plates to printheads
US5766499A (en) * 1996-04-26 1998-06-16 International Business Machines Corporation Method of making a circuitized substrate
US6158843A (en) * 1997-03-28 2000-12-12 Lexmark International, Inc. Ink jet printer nozzle plates with ink filtering projections
JP2000332369A (ja) * 1999-05-25 2000-11-30 Mitsui Mining & Smelting Co Ltd プリント回路板及びその製造方法
US6283584B1 (en) 2000-04-18 2001-09-04 Lexmark International, Inc. Ink jet flow distribution system for ink jet printer
US6595787B2 (en) * 2001-02-09 2003-07-22 Xerox Corporation Low cost integrated out-of-plane micro-device structures and method of making
US6655964B2 (en) * 2001-02-09 2003-12-02 Xerox Corporation Low cost integrated out-of-plane micro-device structures and method of making
CN116347768B (zh) * 2023-03-29 2023-08-11 浙江振有电子股份有限公司 一种pcb多层板件钻孔连通方法及设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5056564A (ja) * 1973-09-19 1975-05-17
JPS52104066A (en) * 1976-02-27 1977-09-01 Hitachi Ltd Selective etching method of thermosetting organic materials
JPS5596655A (en) * 1979-01-18 1980-07-23 Sharp Corp Method of fabricating semiconductor device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3364300A (en) * 1965-03-19 1968-01-16 Texas Instruments Inc Modular circuit boards
US3557446A (en) * 1968-12-16 1971-01-26 Western Electric Co Method of forming printed circuit board through-connections
GB1497312A (en) * 1975-10-22 1978-01-05 Int Computers Ltd Production of printed circuit arrangements
US4012307A (en) * 1975-12-05 1977-03-15 General Dynamics Corporation Method for conditioning drilled holes in multilayer wiring boards
US4319708A (en) * 1977-02-15 1982-03-16 Lomerson Robert B Mechanical bonding of surface conductive layers
DE2754526C2 (de) * 1977-12-07 1985-09-26 Siemens AG, 1000 Berlin und 8000 München Verfahren zur Herstellung des Kathodensystems eines Röntgen- oder Gammastrahlenkonverters
US4208241A (en) * 1978-07-31 1980-06-17 Bell Telephone Laboratories, Incorporated Device fabrication by plasma etching
US4184909A (en) * 1978-08-21 1980-01-22 International Business Machines Corporation Method of forming thin film interconnection systems
US4289573A (en) * 1979-03-30 1981-09-15 International Business Machines Corporation Process for forming microcircuits
US4277321A (en) * 1979-04-23 1981-07-07 Bell Telephone Laboratories, Incorporated Treating multilayer printed wiring boards
US4357203A (en) * 1981-12-30 1982-11-02 Rca Corporation Plasma etching of polyimide

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5056564A (ja) * 1973-09-19 1975-05-17
JPS52104066A (en) * 1976-02-27 1977-09-01 Hitachi Ltd Selective etching method of thermosetting organic materials
JPS5596655A (en) * 1979-01-18 1980-07-23 Sharp Corp Method of fabricating semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0434989A (ja) * 1990-05-31 1992-02-05 Casio Comput Co Ltd 両面配線基板の製造方法

Also Published As

Publication number Publication date
EP0144943B1 (en) 1990-06-13
DE3482546D1 (de) 1990-07-19
US4472238A (en) 1984-09-18
EP0144943A3 (en) 1986-10-22
EP0144943A2 (en) 1985-06-19
AU3628084A (en) 1985-06-13
AU567989B2 (en) 1987-12-10
CA1214570A (en) 1986-11-25
JPH0141272B2 (ja) 1989-09-04
BR8406129A (pt) 1985-09-24

Similar Documents

Publication Publication Date Title
JPS60138992A (ja) 伝導性貫通孔の形成法
JP4322402B2 (ja) プリント配線基板及びその製造方法
US6586686B1 (en) Multilayer printed wiring board and method for manufacturing the same
US20050224256A1 (en) Interlayer member used for producing multilayer wiring board and method of producing the same
US4517050A (en) Process for forming conductive through-holes through a dielectric layer
JPH03174742A (ja) チツプキヤリヤパツケージおよびその製造方法
US3571923A (en) Method of making redundant circuit board interconnections
TW200538000A (en) Method for forming printed circuit board
JP3529240B2 (ja) スクリーン版の製造方法
JP2003046243A (ja) 高密度多層ビルドアップ配線板の製造方法
JPH07176862A (ja) 印刷配線板の製造方法
JPS60138993A (ja) 伝導性貫通孔の形成方法
JP2003243824A (ja) 配線形成用フレキシブル基板およびフレキシブル配線基板並びにフレキシブル配線基板の製造方法
US4769269A (en) Article containing conductive through-holes
WO2003032701A1 (fr) Procede de fabrication d'une plaquette de circuit multicouche et plaquette de circuit multicouche obtenue par ce procede
JP2003179321A (ja) 回路基板及び多層回路基板及び回路基板の製造方法
JP2003218528A (ja) プリント基板の製造方法
JP2002314255A (ja) プリント配線基板、及び、プリント配線基板の製造方法
JP3225451B2 (ja) 積層プリント基板の製造方法
JP2003133724A (ja) 半導体装置用基板及びその製造方法
JP2001284809A (ja) 多層回路基板および、その製造方法
JP2699514B2 (ja) 両面配線基板の製造方法
JPH05299844A (ja) 多層プリント配線板およびその製造方法
JPH03228396A (ja) 多層プリント配線板の製造方法
JP4385482B2 (ja) フィルムキャリアの製造方法