JPS6013325B2 - 差動増幅器 - Google Patents
差動増幅器Info
- Publication number
- JPS6013325B2 JPS6013325B2 JP51018966A JP1896676A JPS6013325B2 JP S6013325 B2 JPS6013325 B2 JP S6013325B2 JP 51018966 A JP51018966 A JP 51018966A JP 1896676 A JP1896676 A JP 1896676A JP S6013325 B2 JPS6013325 B2 JP S6013325B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- voltage
- collector
- coupled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は定電流回路を負荷とした差動増幅器、特にモノ
ｌｊシック半導体集積回路内に構成された差動増幅器に
関する。
ｌｊシック半導体集積回路内に構成された差動増幅器に
関する。
第１図は従来より公知の定電流回路を負荷とした差動増
幅器の回路図を示し、ェミッ夕電極が差動的に結合され
たＰＮＰ型の第１トランジスタＱ，と第２トランジスタ
Ｑ２、ＮＰＮ型の第３トランジスタＱ３、およびコレク
夕霞極とベース電極が結合され実質的にダイオードとし
て動作するＰＮ接合手段すなわちトランジスタＱを具備
している。
幅器の回路図を示し、ェミッ夕電極が差動的に結合され
たＰＮＰ型の第１トランジスタＱ，と第２トランジスタ
Ｑ２、ＮＰＮ型の第３トランジスタＱ３、およびコレク
夕霞極とベース電極が結合され実質的にダイオードとし
て動作するＰＮ接合手段すなわちトランジスタＱを具備
している。
第１トランジスタＱ，のコレクタ電極はトランジスタＱ
４のコレクタ電極とべ‐ス電極に接続され、第２トラン
ジスタＱ２のコレクタ電極は第３トランジスタＱ３のコ
レクタ電極に接続され、トランジスタＱと第３トランジ
スタＱのそれぞれのェミッ夕電極とは互いに結合される
とともに動作電圧供給端子４に接続され、差動的に結合
された第１トランジスタＱ，と第２トランジスタＱ２の
それぞれェミッタ共通抵抗Ｒ，を介して動作電圧供給端
子３に接続されている。実質的にダイオードとして動作
するところのコレク夕電極とべ−ス電極とが結合された
トランジスタＱ４および第３トランジスタＱ３は、いわ
ゆる定電流回路１０を構成し、この実質的にダィオ−ド
として動作するトランジスタＱ４に流れる電流に依存し
た電圧が、このトランジスタＱのベース・ェミツタ間に
発生し、このトランジスタＱ４のベース・ェミッタ間順
方向電圧は第３トランジスタＱ３のベース・ェミッタ接
合に印加されるため、トランジスタＱ４と第３トランジ
スタＱ３のそれそれべ−ス・ェミツタ間順方向電圧−ェ
ミツタ電流特性が互いに実質的に等しい時に、第３トラ
ンジスタＱ３のコレクタ‘ェミッ夕径路にはトランジス
タＱ４に流れる電流と実質的に等しい電流値を持つ電流
が流れる。
４のコレクタ電極とべ‐ス電極に接続され、第２トラン
ジスタＱ２のコレクタ電極は第３トランジスタＱ３のコ
レクタ電極に接続され、トランジスタＱと第３トランジ
スタＱのそれぞれのェミッ夕電極とは互いに結合される
とともに動作電圧供給端子４に接続され、差動的に結合
された第１トランジスタＱ，と第２トランジスタＱ２の
それぞれェミッタ共通抵抗Ｒ，を介して動作電圧供給端
子３に接続されている。実質的にダイオードとして動作
するところのコレク夕電極とべ−ス電極とが結合された
トランジスタＱ４および第３トランジスタＱ３は、いわ
ゆる定電流回路１０を構成し、この実質的にダィオ−ド
として動作するトランジスタＱ４に流れる電流に依存し
た電圧が、このトランジスタＱのベース・ェミツタ間に
発生し、このトランジスタＱ４のベース・ェミッタ間順
方向電圧は第３トランジスタＱ３のベース・ェミッタ接
合に印加されるため、トランジスタＱ４と第３トランジ
スタＱ３のそれそれべ−ス・ェミツタ間順方向電圧−ェ
ミツタ電流特性が互いに実質的に等しい時に、第３トラ
ンジスタＱ３のコレクタ‘ェミッ夕径路にはトランジス
タＱ４に流れる電流と実質的に等しい電流値を持つ電流
が流れる。
従って、第１トランジスタＱ，と第２トランジスタＱ２
のベース電極がそれぞれ結合された差動増幅器の入力端
子７，２に印加された入力信号に応答して第１図に示し
た如き差動交流信号電流ｉ，が流れると、この信号電流
ｉ，は差動増幅器の負荷として接続された定電流回路１
０内の実質的にダイオードとして動作するところのコレ
クタ電極とべ−ス電極とが結合されたトランジスタＱ４
に流れるので、第３トランジスタＱ３のコレクタ・ェミ
ッ夕径路にはこの信号電流ｉ，と実質的に等しい電流値
を持つ信号電流ｉ２が流れる。
のベース電極がそれぞれ結合された差動増幅器の入力端
子７，２に印加された入力信号に応答して第１図に示し
た如き差動交流信号電流ｉ，が流れると、この信号電流
ｉ，は差動増幅器の負荷として接続された定電流回路１
０内の実質的にダイオードとして動作するところのコレ
クタ電極とべ−ス電極とが結合されたトランジスタＱ４
に流れるので、第３トランジスタＱ３のコレクタ・ェミ
ッ夕径路にはこの信号電流ｉ，と実質的に等しい電流値
を持つ信号電流ｉ２が流れる。
すると第２トランジスタＱ２のコレクタ電極と第３トラ
ンごジスタＱ３のコレクタ電極とに接続された差動増幅
器の出力端子５には、差敷交流信号電流ｉ，と第３トラ
ンジスタＱに流れる信号電流ｊ２との和成分の出力信号
電流ｉ。ＵＴ（ニ２，）が流れる。故に、いわゆる定電
流回路を負荷とした差動増幅器の出力信号電流ｉＯＵＴ
は単なる葦動交流信号電流ｉ，の２倍となるため、この
定電流回路を負荷とした差動増幅器は高い電流利得を得
る上で極めて優れた回路と言える。
ンごジスタＱ３のコレクタ電極とに接続された差動増幅
器の出力端子５には、差敷交流信号電流ｉ，と第３トラ
ンジスタＱに流れる信号電流ｊ２との和成分の出力信号
電流ｉ。ＵＴ（ニ２，）が流れる。故に、いわゆる定電
流回路を負荷とした差動増幅器の出力信号電流ｉＯＵＴ
は単なる葦動交流信号電流ｉ，の２倍となるため、この
定電流回路を負荷とした差動増幅器は高い電流利得を得
る上で極めて優れた回路と言える。
一方、本発明者等はかかる定電流回路を負荷とした差動
増幅器を高電源電圧状態で動作させると、動作電圧供給
端子４からの電源電圧変動信号成分が差動増幅器の出力
端子５に漏洩し、特にこの定電流回路を負荷とした差動
増幅器をモノリシック半導体集積回路に構成した場合に
出力端子へ夕 のこの電源電圧変動信号成分の漏洩が顕
著に生じるという問題を見し、出した。そこで、本発明
者等はかかる問題が生じる原因を検討したところ下記の
様な決論を得た。
増幅器を高電源電圧状態で動作させると、動作電圧供給
端子４からの電源電圧変動信号成分が差動増幅器の出力
端子５に漏洩し、特にこの定電流回路を負荷とした差動
増幅器をモノリシック半導体集積回路に構成した場合に
出力端子へ夕 のこの電源電圧変動信号成分の漏洩が顕
著に生じるという問題を見し、出した。そこで、本発明
者等はかかる問題が生じる原因を検討したところ下記の
様な決論を得た。
すなわち、動作電圧供給端子３，４に印加され０た動作
電圧をそれぞれＶ，、Ｖ２とし、ェミッ夕共通抵抗Ｒ，
に流れるバイアス電流を１０とし、トランジスタＱ４の
ベース・ェミッ夕間順方向電圧をＶＢＥｏ４とすると、
トランジスタＱ，のコレクタ・ェミッ夕闇電圧ＶｃＥＱ
，は、下式の様に与えられる。
電圧をそれぞれＶ，、Ｖ２とし、ェミッ夕共通抵抗Ｒ，
に流れるバイアス電流を１０とし、トランジスタＱ４の
ベース・ェミッ夕間順方向電圧をＶＢＥｏ４とすると、
トランジスタＱ，のコレクタ・ェミッ夕闇電圧ＶｃＥＱ
，は、下式の様に与えられる。
タＶＣＥＱ，工ｖ，一Ｒ．１。−ｖ２−ＶＢＥＱ４
‘１｝式一方、出力端子５の出力直流電圧は一
般に、動作電圧供給端子３，４！こ印加された動作電圧
Ｖ，とＶ２とのほぼ中間の電圧Ｖ３２（Ｖ，十Ｖ２）／
２に設０定されるため、トランジスタＱ２のコレク夕・
ェミッタ間電圧ＶｃＥＱ２は、下式の様に与えられる。
ＶｃＥＱ２＝Ｖ，一Ｒ，ｌｏ−Ｖ３
■式従って、トランジスタＱ，のコレクタ・ェミッタ
夕間電圧ＶｃＥＱ，は、トランジスタＱ２のコレクタ・
ェミッ夕間電圧ＶｃＥｏ２より大となる。一方、トラン
ジスタのコレク夕・ヱミッタ間電圧ＶｃＥ−コレクタ電
流ｌｃ静電性は第２図に示す如き曲線２１，２２で与え
られ、またトランジスタのコレクタ電極から見たェミッ
タ接地出力インピーダンス１／ｈｏｅは、コレク夕・ェ
ミッ夕間電圧変化△ＶｃＥに対するコレク夕霞流変化△
ｌｃすなわち△ｌｃ／△ＶｃＥに依存しｈｏｅ＝△ｌｃ
／△ＶｃＥで与えられる。また、第３図に示した如き構
造のバーチカルＮＰＮトランジスタＱＮｐＮとラテラル
ＰＮＰトランジスタＱＰＮＰのそれぞれの静特性は第２
図曲線２１，２２に示す様に、ラテラルＰＮＰトランジ
スタの△ｌｃ／△ＶｃＥ変化率はバーチカルＮＰＮトラ
ンジスタのそれと比較して、高いコレク夕・ェミッ夕間
電圧動作状態で、高い値を取ること、即ちェミツタ接地
出力インピーダンス１／ｈｏｅが下がってくることを本
発明者らは確認した。
‘１｝式一方、出力端子５の出力直流電圧は一
般に、動作電圧供給端子３，４！こ印加された動作電圧
Ｖ，とＶ２とのほぼ中間の電圧Ｖ３２（Ｖ，十Ｖ２）／
２に設０定されるため、トランジスタＱ２のコレク夕・
ェミッタ間電圧ＶｃＥＱ２は、下式の様に与えられる。
ＶｃＥＱ２＝Ｖ，一Ｒ，ｌｏ−Ｖ３
■式従って、トランジスタＱ，のコレクタ・ェミッタ
夕間電圧ＶｃＥＱ，は、トランジスタＱ２のコレクタ・
ェミッ夕間電圧ＶｃＥｏ２より大となる。一方、トラン
ジスタのコレク夕・ヱミッタ間電圧ＶｃＥ−コレクタ電
流ｌｃ静電性は第２図に示す如き曲線２１，２２で与え
られ、またトランジスタのコレクタ電極から見たェミッ
タ接地出力インピーダンス１／ｈｏｅは、コレク夕・ェ
ミッ夕間電圧変化△ＶｃＥに対するコレク夕霞流変化△
ｌｃすなわち△ｌｃ／△ＶｃＥに依存しｈｏｅ＝△ｌｃ
／△ＶｃＥで与えられる。また、第３図に示した如き構
造のバーチカルＮＰＮトランジスタＱＮｐＮとラテラル
ＰＮＰトランジスタＱＰＮＰのそれぞれの静特性は第２
図曲線２１，２２に示す様に、ラテラルＰＮＰトランジ
スタの△ｌｃ／△ＶｃＥ変化率はバーチカルＮＰＮトラ
ンジスタのそれと比較して、高いコレク夕・ェミッ夕間
電圧動作状態で、高い値を取ること、即ちェミツタ接地
出力インピーダンス１／ｈｏｅが下がってくることを本
発明者らは確認した。
第３図において、３０１はモノリシック集積回路のＰ型
サブストレート、３０２はＰ十アイソレ−ション層、３
０３，３０４はＮ＋埋め込み層、３０５，３０６，３０
７はそれぞれＮＰＮトランジスタＱＮＰＮのＮ型コレク
タ層、Ｐ型ベース層、Ｎ十型ェミッタ層であってこのＮ
ＰＮトランジスタはバーチカルタ構造に構成される一方
３０８，３０９，３１０はそれぞれＰＮＰトランジスタ
ＱＰＮＰのＰ型ェミッタ層、Ｐ型コレク夕層、Ｎ型コレ
クタ層であって、このＰＮＰトランジスタはラテラル構
造に構成されている。
Ｚ従って、トランジスタＱ，のコレクタ・ェミッタ間電
圧ＶｃＥＱ，は、トランジスタＱ２のコレクタ・ェミッ
タ間電圧ＶｃＥＱ２より大となるため、トランジスタＱ
，のェミッタ接地出力インピーダンス１／ｈｏｅｏ，の
値は、トランジスタＱ２のェミッタ Ｚ接地出力インピ
ーダンス１／ｈｏｅＱ２の値より小となる。故に、特に
差動増幅器の差動対トランジスタＱ，，Ｑ２がモノリシ
ック集積回路のラテラルＰＮＰトランジスタとして構成
された場合、これらのト２ランジスタのそれぞれのェミ
ッタ接地出力インピーダンス１／ｈｏｅＱ，，１／ｈｏ
ｅＱ２の値が大きく異なるため、動作電圧供給端子４か
らの電源電圧変動信号成分が差動増幅器の出力端子に漏
洩する。
サブストレート、３０２はＰ十アイソレ−ション層、３
０３，３０４はＮ＋埋め込み層、３０５，３０６，３０
７はそれぞれＮＰＮトランジスタＱＮＰＮのＮ型コレク
タ層、Ｐ型ベース層、Ｎ十型ェミッタ層であってこのＮ
ＰＮトランジスタはバーチカルタ構造に構成される一方
３０８，３０９，３１０はそれぞれＰＮＰトランジスタ
ＱＰＮＰのＰ型ェミッタ層、Ｐ型コレク夕層、Ｎ型コレ
クタ層であって、このＰＮＰトランジスタはラテラル構
造に構成されている。
Ｚ従って、トランジスタＱ，のコレクタ・ェミッタ間電
圧ＶｃＥＱ，は、トランジスタＱ２のコレクタ・ェミッ
タ間電圧ＶｃＥＱ２より大となるため、トランジスタＱ
，のェミッタ接地出力インピーダンス１／ｈｏｅｏ，の
値は、トランジスタＱ２のェミッタ Ｚ接地出力インピ
ーダンス１／ｈｏｅＱ２の値より小となる。故に、特に
差動増幅器の差動対トランジスタＱ，，Ｑ２がモノリシ
ック集積回路のラテラルＰＮＰトランジスタとして構成
された場合、これらのト２ランジスタのそれぞれのェミ
ッタ接地出力インピーダンス１／ｈｏｅＱ，，１／ｈｏ
ｅＱ２の値が大きく異なるため、動作電圧供給端子４か
らの電源電圧変動信号成分が差動増幅器の出力端子に漏
洩する。
本発明の目的とするところはモノリシック集積２回路内
に構成され、定電流回路を負荷とし差動対トランジスタ
をラテラルＰＮＰで構成した際に、動作電圧供給端子か
らの電源電圧変動信号成分が出力端子に漏洩されること
を有効に防止し得ることを可能とした差動増幅器を提供
することにある。３以下本発明の実施例を図面に沿って
詳細に説明する。
に構成され、定電流回路を負荷とし差動対トランジスタ
をラテラルＰＮＰで構成した際に、動作電圧供給端子か
らの電源電圧変動信号成分が出力端子に漏洩されること
を有効に防止し得ることを可能とした差動増幅器を提供
することにある。３以下本発明の実施例を図面に沿って
詳細に説明する。
第４図は本発明の一実施例によりモノリシック半導体集
積回路に二構成された差動増幅器の回路図を示し、破線
内の回路素子は全て周知の製造方法３により一枚の半導
体チップ内に構成され、丸で囲まれた番号は集積回路の
リード端子番号を示す。特にトランジスタＱ，，Ｑ２，
Ｑは第３図に示した如き構造のラテラルＰＮＰトランジ
スタにより構成され、トランジスタＱ３，Ｑ４は同図に
示した如き構造のバーチカルＮＰＮトランジスタにより
構成されている。まず、差動対トランジスタとして第１
トランジスタＱ，と第２トランジスタＱ２のェミッタ電
極は差動的に結合されるとともに、抵抗Ｒ，により構成
されたェミッタ共通インピーダンス手段２０を′介して
第１動作電圧供給端子■に接続され、第１トランジスタ
Ｑ，と第２トランジスタＱ２のそれぞれのベース電極は
差動入力端子■，■に接続されている。
積回路に二構成された差動増幅器の回路図を示し、破線
内の回路素子は全て周知の製造方法３により一枚の半導
体チップ内に構成され、丸で囲まれた番号は集積回路の
リード端子番号を示す。特にトランジスタＱ，，Ｑ２，
Ｑは第３図に示した如き構造のラテラルＰＮＰトランジ
スタにより構成され、トランジスタＱ３，Ｑ４は同図に
示した如き構造のバーチカルＮＰＮトランジスタにより
構成されている。まず、差動対トランジスタとして第１
トランジスタＱ，と第２トランジスタＱ２のェミッタ電
極は差動的に結合されるとともに、抵抗Ｒ，により構成
されたェミッタ共通インピーダンス手段２０を′介して
第１動作電圧供給端子■に接続され、第１トランジスタ
Ｑ，と第２トランジスタＱ２のそれぞれのベース電極は
差動入力端子■，■に接続されている。
差動増幅器の負荷として利用される定電流回路１０‘ま
第３トランジスタＱ３、トランジスタＱ４により構成さ
れ、このトランジスタＱ４のコレクタ電極とべ−ス電極
とが結合され、このトランジスタＱ４は実質的にダイオ
ードとして動作する。また、この実質的にダイオードと
して動作するトランジスタＱ４のベース電極と第３トラ
ンジスタＱ３のベース電極とはともに結合され、これら
のトランジスタのそれぞれのヱミッタ電極は互５いに結
合されるとともに、第２動作電圧供給端子■に接続され
ている。第２トランジスタＱ２のコレクタ電極と第３ト
ランジスタＱ３のコレクタ電極とは互いに結合されると
ともに、差動出力信号電流取出線５に接続されている。
さらに実質的に０ダイオード手段として動作するトラン
ジスタＱのコレク夕霞極と第１トランジスタＱ，のコレ
クタ電極とは補助トランジスタＱ５のコレクタ・ェミッ
タ径路を介して結合されており、この補助トランジスタ
Ｑ５のベース電極は第３動作電圧供給タ端子■に接続さ
れている。一方、第１動作電圧供給端子■には十２５Ｖ
の正電圧源＋Ｂが援続され、第２動作電圧供給端子■に
は−２５の負電圧源一Ｂが接続され、第３動作電圧供給
端子■には十２５Ｖと−２５Ｖとのほぼ中間の０値、こ
の実施例ではＯＶの接地電圧が印加されている。
第３トランジスタＱ３、トランジスタＱ４により構成さ
れ、このトランジスタＱ４のコレクタ電極とべ−ス電極
とが結合され、このトランジスタＱ４は実質的にダイオ
ードとして動作する。また、この実質的にダイオードと
して動作するトランジスタＱ４のベース電極と第３トラ
ンジスタＱ３のベース電極とはともに結合され、これら
のトランジスタのそれぞれのヱミッタ電極は互５いに結
合されるとともに、第２動作電圧供給端子■に接続され
ている。第２トランジスタＱ２のコレクタ電極と第３ト
ランジスタＱ３のコレクタ電極とは互いに結合されると
ともに、差動出力信号電流取出線５に接続されている。
さらに実質的に０ダイオード手段として動作するトラン
ジスタＱのコレク夕霞極と第１トランジスタＱ，のコレ
クタ電極とは補助トランジスタＱ５のコレクタ・ェミッ
タ径路を介して結合されており、この補助トランジスタ
Ｑ５のベース電極は第３動作電圧供給タ端子■に接続さ
れている。一方、第１動作電圧供給端子■には十２５Ｖ
の正電圧源＋Ｂが援続され、第２動作電圧供給端子■に
は−２５の負電圧源一Ｂが接続され、第３動作電圧供給
端子■には十２５Ｖと−２５Ｖとのほぼ中間の０値、こ
の実施例ではＯＶの接地電圧が印加されている。
また、第１動作電圧供給端子■と第２動作電圧供給端子
■との間には第１分圧バイアス抵抗Ｒ側と第２分圧バイ
アス抵抗Ｒ側とが直列嬢続され、この抵抗Ｒ，。２，Ｒ
側が接続された回路接続点タＰに発生する直流バイアス
電圧は、この抵抗Ｒ，。
■との間には第１分圧バイアス抵抗Ｒ側と第２分圧バイ
アス抵抗Ｒ側とが直列嬢続され、この抵抗Ｒ，。２，Ｒ
側が接続された回路接続点タＰに発生する直流バイアス
電圧は、この抵抗Ｒ，。
２とＲ側の抵抗比を設定することにより、第１動作電圧
供給端子■に印加された正の電圧＋２５Ｖに近い値の電
圧値、この実施例では十２３．３Ｖに維持されている。
供給端子■に印加された正の電圧＋２５Ｖに近い値の電
圧値、この実施例では十２３．３Ｖに維持されている。
また、この回路接続点Ｐに発生する直０流バイアス電圧
抵抗Ｒ，。４，Ｒ，伍を介して、それぞれ第１トランジ
スタＱ，および第２トランジスタＱ２のベース電極に印
加されている。
抵抗Ｒ，。４，Ｒ，伍を介して、それぞれ第１トランジ
スタＱ，および第２トランジスタＱ２のベース電極に印
加されている。
かかる本発明の一実施例によれば、下記の理由により初
期の目的を達成することが出来る。
期の目的を達成することが出来る。
すなわち、本発明の一実施例によれば、第１トランジス
タＱ，のコレクタ電位は第３動作電圧供給端子■に印加
された電圧と、補助トランジスタはのベース・ェミッタ
間順方向電圧Ｖ８ＥＱ５とにより規定される。従って、
トランジスタのべ−ス・ェミッタ間順方向電圧は約０．
７Ｖであるので、差動的に結合された第１トランジスタ
Ｑ．のェミッタ電位は約２４Ｖとなるため、第１トラン
ジスタＱ，のコレク夕・ェミッタ間電圧ＶｃＢＱ，は約
２３．３Ｖとなる。一方、出力端子５の出力直流電圧は
一般に、第１動作電圧供給端子■と第２動作電圧供給端
子■とに印加された動作電圧＋２５Ｖと−２５Ｖのほぼ
中間の電圧、約ＯＶに維持されたとすると、第２トラン
ジスタＱ２のコレク夕・ェミツタ間電圧ＶｃＥＱ２は約
２４Ｖとなる。故に、第１トランジスタＱ，のコレクタ
・ェミッタ間電圧ＶｃＥｏ，は補助トランジスタＱを接
続しない場合に比較して大幅に低減されるとともに、第
２トランジスタＱ２のコレク夕・ェミツタ間電圧ＶｃＥ
Ｑ２とほぼ同じ値となるため、第１トランジスタＱ，の
ェミッタ接地出力インピーダンス１／ｈ側，は第２トラ
ンジスタＱ２のェミッ夕接地出力インピーダンス１／ｈ
側２とほぼ同じ値となり、第２動作電圧供給端子■から
の電源電圧変動信号成分が出力引出線５に漏洩すること
を有効に防止し得ることが可能となった。
タＱ，のコレクタ電位は第３動作電圧供給端子■に印加
された電圧と、補助トランジスタはのベース・ェミッタ
間順方向電圧Ｖ８ＥＱ５とにより規定される。従って、
トランジスタのべ−ス・ェミッタ間順方向電圧は約０．
７Ｖであるので、差動的に結合された第１トランジスタ
Ｑ．のェミッタ電位は約２４Ｖとなるため、第１トラン
ジスタＱ，のコレク夕・ェミッタ間電圧ＶｃＢＱ，は約
２３．３Ｖとなる。一方、出力端子５の出力直流電圧は
一般に、第１動作電圧供給端子■と第２動作電圧供給端
子■とに印加された動作電圧＋２５Ｖと−２５Ｖのほぼ
中間の電圧、約ＯＶに維持されたとすると、第２トラン
ジスタＱ２のコレク夕・ェミツタ間電圧ＶｃＥＱ２は約
２４Ｖとなる。故に、第１トランジスタＱ，のコレクタ
・ェミッタ間電圧ＶｃＥｏ，は補助トランジスタＱを接
続しない場合に比較して大幅に低減されるとともに、第
２トランジスタＱ２のコレク夕・ェミツタ間電圧ＶｃＥ
Ｑ２とほぼ同じ値となるため、第１トランジスタＱ，の
ェミッタ接地出力インピーダンス１／ｈ側，は第２トラ
ンジスタＱ２のェミッ夕接地出力インピーダンス１／ｈ
側２とほぼ同じ値となり、第２動作電圧供給端子■から
の電源電圧変動信号成分が出力引出線５に漏洩すること
を有効に防止し得ることが可能となった。
さらに補助トランジスタＱ５を接続したことにより、こ
の補助トランジスタＱ５のコレクタ電極から見たベース
接地入力インピーダンスは非常に大きな値となるため、
第２動作電圧供給端子■→トランジスタＱ→差動対トラ
ンジスタＱ，，Ｑ２→出力引出線５という径路に漏洩す
る電源電圧変動信号成分を十分に減衰することが可能と
なった。
の補助トランジスタＱ５のコレクタ電極から見たベース
接地入力インピーダンスは非常に大きな値となるため、
第２動作電圧供給端子■→トランジスタＱ→差動対トラ
ンジスタＱ，，Ｑ２→出力引出線５という径路に漏洩す
る電源電圧変動信号成分を十分に減衰することが可能と
なった。
本発明は上記実施例に限定されるものではなく、種々変
形した実施例を採用することが出来る。第５図は本発明
の他の実施例により集積回路に構成された差動増幅器の
回路図を示し、第４図の実施例と原理的に同一であるた
め、第４図の実施例と異なる事項についてのみ説明する
。
形した実施例を採用することが出来る。第５図は本発明
の他の実施例により集積回路に構成された差動増幅器の
回路図を示し、第４図の実施例と原理的に同一であるた
め、第４図の実施例と異なる事項についてのみ説明する
。
まず定電流回路１０内のトランジスタＱ４のコレクタ電
極とべ‐ス電極とは他のトランジスタＱのベース・ェミ
ッ夕接合を介して結合されているため、このトランジス
タＱ４は実質的にダイオードとして動作する。
極とべ‐ス電極とは他のトランジスタＱのベース・ェミ
ッ夕接合を介して結合されているため、このトランジス
タＱ４は実質的にダイオードとして動作する。
また、ェミツタ共通インピーダンス手段２０はトランジ
スタＱ７により構成され、このトランジタスタＱ７のベ
ース・ェミツ夕接合は、コレクタ電極とべ‐ス電極が結
合され実質的にダイオードとして動作するトランジスタ
Ｑ８のべ−ス・ェミッ夕接合に発生する電圧によりバイ
アスされる。
スタＱ７により構成され、このトランジタスタＱ７のベ
ース・ェミツ夕接合は、コレクタ電極とべ‐ス電極が結
合され実質的にダイオードとして動作するトランジスタ
Ｑ８のべ−ス・ェミッ夕接合に発生する電圧によりバイ
アスされる。
一方」トランジスタＱ８と抵抗Ｒ２との直列径路には０
定電流が流れるため、トランジスタＱ８のべ−ス・ヱミ
ッ夕接合には定電圧が発生し、ェミッ夕共通インピーダ
ンス手段２０のトランジスタＱ７のェミッ夕・コレク夕
径路には定電流が流れる。一方、第１動作電圧供給端子
■にはＯＶの接地ょ電圧が印加され、第２動作電圧供給
端子■には−５０Ｖの負電圧源一Ｂが接続されている。
また、第１動作電圧供給端子■と第２動作電圧供給端子
■との間には第１分圧バイアス抵抗Ｒ側と第２分圧バイ
アス抵抗Ｒ側と第３分圧バイアス抵抗Ｒ，。３′と０が
直列接続され、抵抗Ｒ側とＲ，。
定電流が流れるため、トランジスタＱ８のべ−ス・ヱミ
ッ夕接合には定電圧が発生し、ェミッ夕共通インピーダ
ンス手段２０のトランジスタＱ７のェミッ夕・コレク夕
径路には定電流が流れる。一方、第１動作電圧供給端子
■にはＯＶの接地ょ電圧が印加され、第２動作電圧供給
端子■には−５０Ｖの負電圧源一Ｂが接続されている。
また、第１動作電圧供給端子■と第２動作電圧供給端子
■との間には第１分圧バイアス抵抗Ｒ側と第２分圧バイ
アス抵抗Ｒ側と第３分圧バイアス抵抗Ｒ，。３′と０が
直列接続され、抵抗Ｒ側とＲ，。
３′とが懐談された回路接続点Ｑに発生する直流バイア
ス電圧は、これらの抵抗比を設定することにより、ＯＶ
と−５０Ｖとのほぼ中間の値、この実施例では約十２５
Ｖの値に設定され、第３動作電圧供給端子■に供給これ
夕ている。
ス電圧は、これらの抵抗比を設定することにより、ＯＶ
と−５０Ｖとのほぼ中間の値、この実施例では約十２５
Ｖの値に設定され、第３動作電圧供給端子■に供給これ
夕ている。
さらに、この抵抗Ｒ，。２，Ｒ，。
３が接続された回路接続点Ｐに発生する直流バイアス電
圧は、これらの抵抗Ｒ肌，Ｒ，ｏ３，Ｒ，。
圧は、これらの抵抗Ｒ肌，Ｒ，ｏ３，Ｒ，。
３′の抵抗比を設定することにより、第１動作電圧供給
端子■に印加されたＯＶ接地電圧に近い値の電圧値、こ
の実施例では−１．７Ｖに維持され、抵抗Ｒ，。
端子■に印加されたＯＶ接地電圧に近い値の電圧値、こ
の実施例では−１．７Ｖに維持され、抵抗Ｒ，。
４十Ｒ，ｏ５を介して、それぞれ第１トランジスタＱ，
および第２トランジスタＱ２のベース電極に印加される
。
および第２トランジスタＱ２のベース電極に印加される
。
かかる実施例に於いても、第４図に示した実施例と同様
に初期の目的を達成することが出来る。尚「本発明に於
いて第３動作電圧供給端子■に印加すべき直流電圧は、
必ずしも第１動作電圧供給端子■に印加された直流電圧
と第２動作電圧供給端子■に印加された直流電圧の正確
に中間の値に設定する必要はなく、中間の値となる様な
適切な電圧に設定すれば、第１トランジスタＱ，のコレ
ク夕・ェミッタ間電圧ＶｃＢＱ，を大幅に低減すること
が出来、初期の目的を達成することが出来る。
に初期の目的を達成することが出来る。尚「本発明に於
いて第３動作電圧供給端子■に印加すべき直流電圧は、
必ずしも第１動作電圧供給端子■に印加された直流電圧
と第２動作電圧供給端子■に印加された直流電圧の正確
に中間の値に設定する必要はなく、中間の値となる様な
適切な電圧に設定すれば、第１トランジスタＱ，のコレ
ク夕・ェミッタ間電圧ＶｃＢＱ，を大幅に低減すること
が出来、初期の目的を達成することが出来る。
第１図は従来より公知の差敷増幅器の回路図を示し、第
２図はトランジスタのコレク夕−ェミツ夕間電圧ＶｃＥ
−コレクタ電流ｌｃ特性とェミッタ接地出力ィンピ‐‐
ダンスｈ。 ｅの関係を示し、第３図はモノリシック半導体集積回路
に構成されたバーチ力ルＮＰＮトランジスタとラテラル
ＰＮＰトランジスタの構造を示し、第４図と第５図はそ
れぞれ本発明によりモノリシック半導体集積回路に構成
された差動増幅器の回路図を示す。■・・・・・・第１
動作電圧供給端子、■・・・・・・第２動作電圧供給端
子、■，■・・・・・・入力端子、■・・・・・・第３
動作電圧供給端子、１０・・・・・・定電流回路、２０
・・・…ェミッタ共通インピーダンス手段、Ｑ．〜Ｑ８
・・・…トランジスタ、Ｒ，〜Ｒ３，Ｒ，。 ２〜Ｒ，伍・・・・・・抵抗。 桁ＩＱ舟乙囚 桁３図 ．界千図 桁５９
２図はトランジスタのコレク夕−ェミツ夕間電圧ＶｃＥ
−コレクタ電流ｌｃ特性とェミッタ接地出力ィンピ‐‐
ダンスｈ。 ｅの関係を示し、第３図はモノリシック半導体集積回路
に構成されたバーチ力ルＮＰＮトランジスタとラテラル
ＰＮＰトランジスタの構造を示し、第４図と第５図はそ
れぞれ本発明によりモノリシック半導体集積回路に構成
された差動増幅器の回路図を示す。■・・・・・・第１
動作電圧供給端子、■・・・・・・第２動作電圧供給端
子、■，■・・・・・・入力端子、■・・・・・・第３
動作電圧供給端子、１０・・・・・・定電流回路、２０
・・・…ェミッタ共通インピーダンス手段、Ｑ．〜Ｑ８
・・・…トランジスタ、Ｒ，〜Ｒ３，Ｒ，。 ２〜Ｒ，伍・・・・・・抵抗。 桁ＩＱ舟乙囚 桁３図 ．界千図 桁５９
Claims (1)
- １ エミツタ電極が差動的に結合された第１導電型の第
１トランジスタと第２トランジスタ、第２導電型の第３
トランジスタ、および実質的にダイオードとして動作す
るＰＮ接合手段を具備し、上記第１トランジスタおよび
第２トランジスタは集積回路内に形成されたラテラルト
ランジスタであって、上記第１トランジスタのコレクタ
電極に上記ＰＮ接合手段が結合され、上記第２トランジ
スタのコレクタ電極と上記第３トランジスタのコレクタ
電極とが結合され、上記第３トランジスタのベース・エ
ミツタ接合が上記ＰＮ接合手段の両端に発生する信号に
よってバイアスされ、上記ＰＮ接合手段と第３トランジ
スタのエミツタ電極とが結合された回路接続点に第１動
作電位が供給され、差動的に結合された第１トランジス
タと第２トランジスタのエミツタ電極とは共通インピー
ダンス手段を介して第２動作電位が供給された回路接続
点に接続されてなる差動増幅器であって、上記第１トラ
ンジスタのコレクタ電極と上記ＰＮ接合手段とは、ベー
ス電極に上記第１動作電位と、第２動作電位とのほぼ中
間の値の電位の第３動作電位が供給された第１導電型の
補助トランジスタを介して結合され、上記第１及び第２
トランジスタのベース電極にはそれぞれ上記第２動作電
位とはほぼ等しい電位をバイアスするようにし、第１ト
ランジスタと第２トランジスタとのコレクタ・エミツタ
間電圧を等しくするようにしたことを特徴とする差動増
幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51018966A JPS6013325B2 (ja) | 1976-02-25 | 1976-02-25 | 差動増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51018966A JPS6013325B2 (ja) | 1976-02-25 | 1976-02-25 | 差動増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS52102659A JPS52102659A (en) | 1977-08-29 |
| JPS6013325B2 true JPS6013325B2 (ja) | 1985-04-06 |
Family
ID=11986385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51018966A Expired JPS6013325B2 (ja) | 1976-02-25 | 1976-02-25 | 差動増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6013325B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57141191A (en) * | 1981-02-25 | 1982-09-01 | Sony Corp | Leading-out circuit for differential output |
| JPH0332094Y2 (ja) * | 1981-05-28 | 1991-07-08 | ||
| JPS59144913U (ja) * | 1983-03-16 | 1984-09-27 | 株式会社ケンウッド | カレントミラ−回路 |
-
1976
- 1976-02-25 JP JP51018966A patent/JPS6013325B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS52102659A (en) | 1977-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6222283B2 (ja) | ||
| JPS6041363B2 (ja) | 温度に無関係な電流を発生するための基準電源 | |
| JPS6013325B2 (ja) | 差動増幅器 | |
| KR0177928B1 (ko) | 광대역 증폭회로 | |
| JPH0263206A (ja) | カレントミラー回路 | |
| TWI688205B (zh) | 帶差電壓參考電路 | |
| US4345166A (en) | Current source having saturation protection | |
| US4017749A (en) | Transistor circuit including source voltage ripple removal | |
| US3497821A (en) | Coupling device for cascaded transistor amplifiers | |
| JPH0480406B2 (ja) | ||
| JP4214879B2 (ja) | 定電流回路 | |
| JPS6215911A (ja) | 電流増幅回路 | |
| JP3656505B2 (ja) | Ｃｍｏｓ定電圧回路 | |
| JPS61101068A (ja) | 半導体集積回路 | |
| JPS6221310A (ja) | 電流定倍回路 | |
| JPS639410B2 (ja) | ||
| JPS6123892B2 (ja) | ||
| JPS60124107A (ja) | 増幅回路 | |
| JPS6223605A (ja) | バイポ−ラ型集積回路 | |
| JPH0420209B2 (ja) | ||
| JPS624884B2 (ja) | ||
| JPS5979614A (ja) | 電流ミラ−回路 | |
| JPH06216665A (ja) | 電圧／電流変換回路 | |
| JPH02177613A (ja) | レベル変換回路 | |
| JPH0452647B2 (ja) |