JPS60132357A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60132357A JPS60132357A JP24030283A JP24030283A JPS60132357A JP S60132357 A JPS60132357 A JP S60132357A JP 24030283 A JP24030283 A JP 24030283A JP 24030283 A JP24030283 A JP 24030283A JP S60132357 A JPS60132357 A JP S60132357A
- Authority
- JP
- Japan
- Prior art keywords
- power
- terminals
- input
- blocks
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は半導体装置に関し、特に電源供給構造及び回路
構成に係る半導体装色に関するものである。
構成に係る半導体装色に関するものである。
（従来技術）
従来、太隻、力を消費する半導装置は、電源入力端子数
を増やすことで電流容部を撞保し、又内部では第１図に
示すようにたとえば３個の回路ブロック１１，１２．１
３を有する場合に各回路ブロック１１．１２．１３には
信号入力端子１１ａ、１２ａ、１３ａおよび信号出力端
子１１ｂ、１２ｂ、１３ｂがそれぞれ接続され、更に電
源入力端子１４および１５か共通の電源バス１４ａおよ
び１５ａ’４介して完全に相互接続されている。
を増やすことで電流容部を撞保し、又内部では第１図に
示すようにたとえば３個の回路ブロック１１，１２．１
３を有する場合に各回路ブロック１１．１２．１３には
信号入力端子１１ａ、１２ａ、１３ａおよび信号出力端
子１１ｂ、１２ｂ、１３ｂがそれぞれ接続され、更に電
源入力端子１４および１５か共通の電源バス１４ａおよ
び１５ａ’４介して完全に相互接続されている。
また、従来の半導体装置（は第２図に示すように、たと
えに３個の回路ブロック２１．２２および２３に信号入
力端子２１ａ、２２ａおよ□ひ２３ａ および係号出力
端、子２１ｂ、２２ｂおよび２３１）かそれぞれ接続さ
れ、かつ各回路ブロック２１と２２および２２と２３間
が信号線２６ａ、２６ｂおよび２７ａ、２７ｂを介して
接続されると共に乳源入力蕗子２４および２５か共通の
電源バス２４ａおよ０（２５ａを升して相互接続ブれて
いる。
えに３個の回路ブロック２１．２２および２３に信号入
力端子２１ａ、２２ａおよ□ひ２３ａ および係号出力
端、子２１ｂ、２２ｂおよび２３１）かそれぞれ接続さ
れ、かつ各回路ブロック２１と２２および２２と２３間
が信号線２６ａ、２６ｂおよび２７ａ、２７ｂを介して
接続されると共に乳源入力蕗子２４および２５か共通の
電源バス２４ａおよ０（２５ａを升して相互接続ブれて
いる。
しかしなから、近年の半導体装１ｔ・１大規模化に伴う
大−力化に伴い、半導体装置製造稜の旬゛襲的性の選別
テストにおいて第３図に示すようにテスタが接続される
が、この選別テスト時には次のような問題が発生してい
る。
大−力化に伴い、半導体装置製造稜の旬゛襲的性の選別
テストにおいて第３図に示すようにテスタが接続される
が、この選別テスト時には次のような問題が発生してい
る。
１）テスト時には実使用時よシ冷却条件が悪い場合が多
く発熱により高温となる為、テスト時に熱暴走に至る場
合がある。
く発熱により高温となる為、テスト時に熱暴走に至る場
合がある。
２）テスト時には第３図に示すようにウェハープロービ
ング及びソケットを使用してテストする場合、プロパー
の針及びソケットのリードのインダクタンスＬＰが無視
できなくなシ、第４図に示すように、半導体装置に入力
信号がテスタ側のＧＮＤ（グランド）端子ＳＧを基準に
印加され、回路スイッチング時には知源鴇流が変化する
為５Ｇ−ＤＧ間にＶｓｏ−ＤＧのような電圧発生をする
為、半導体装置に入力する入力信号かＶＩ−ＤＧのよう
にあたかも下ったようになり誤ｍｊノ作（発振的）を起
こす。
ング及びソケットを使用してテストする場合、プロパー
の針及びソケットのリードのインダクタンスＬＰが無視
できなくなシ、第４図に示すように、半導体装置に入力
信号がテスタ側のＧＮＤ（グランド）端子ＳＧを基準に
印加され、回路スイッチング時には知源鴇流が変化する
為５Ｇ−ＤＧ間にＶｓｏ−ＤＧのような電圧発生をする
為、半導体装置に入力する入力信号かＶＩ−ＤＧのよう
にあたかも下ったようになり誤ｍｊノ作（発振的）を起
こす。
これはスイッチング時の電源電流が大きい程起シやすい
。
。
（発明の目的）
本発明の目的は従来の半導体装置のかかる欠点を除去す
ると共に、全回路に電源を供給せず一部分ずつ供給する
ことにより、テスト萌の電源電流の減少によシ発熱の低
減及び−５源霜圧の頚軸の低減を計ることをｏＪ能にし
た電源供給朽造を廟する半導体装置を捉供することにあ
る。
ると共に、全回路に電源を供給せず一部分ずつ供給する
ことにより、テスト萌の電源電流の減少によシ発熱の低
減及び−５源霜圧の頚軸の低減を計ることをｏＪ能にし
た電源供給朽造を廟する半導体装置を捉供することにあ
る。
（発明の構成）
本発明によれば、同一基板上の回路ブロックを二つ以上
に分割した半導体装置において、前ｉ［″、それぞれの
回路ブロック毎に電源入力端子及びそれに接続される内
部乳１源バスを独立に設け、し１−電源よシそれぞ第１
の回路の電源入力端子に独立に電源供給し得るようにし
たことを特徴とする半會体装餉°が得られる。
に分割した半導体装置において、前ｉ［″、それぞれの
回路ブロック毎に電源入力端子及びそれに接続される内
部乳１源バスを独立に設け、し１−電源よシそれぞ第１
の回路の電源入力端子に独立に電源供給し得るようにし
たことを特徴とする半會体装餉°が得られる。
（実施例）
次に本発明の実施例についてＰ＋而を参照し７てＦ明す
る。。
る。。
第５図は本発明の第１の実施例を示す。第５図において
、第１の実施例は一つの基＆５０上に少なくとも２つ以
上の複数に分割した回路ブロック５１〜５３にそれぞれ
括続される信号入力端子５１ａ〜５３ａおよび信号出力
端子５１ｂ〜５３ｂと、前記各回路ブロック５１〜５３
にそれぞれ４ｇ、続される各々の゛電源入力端子５４〜
５６および共通に接続される電源入力端子５７等の独立
した市、源バスとを含む。
、第１の実施例は一つの基＆５０上に少なくとも２つ以
上の複数に分割した回路ブロック５１〜５３にそれぞれ
括続される信号入力端子５１ａ〜５３ａおよび信号出力
端子５１ｂ〜５３ｂと、前記各回路ブロック５１〜５３
にそれぞれ４ｇ、続される各々の゛電源入力端子５４〜
５６および共通に接続される電源入力端子５７等の独立
した市、源バスとを含む。
第１の実施例は基板５０上の各回路ブロック５１〜５３
が論珪的に独立に作動するように構成きれておシ、テス
トする場合、必要とする回路ブロックのみに電源バスを
介して電源を供給するようにしたもので、たとえば回路
ブロック５２および５３をテストする場合にＭＪ電源入
力端子５５よび５６と、霜、源入力端子５７との曲に電
源バスに供給するものである。
が論珪的に独立に作動するように構成きれておシ、テス
トする場合、必要とする回路ブロックのみに電源バスを
介して電源を供給するようにしたもので、たとえば回路
ブロック５２および５３をテストする場合にＭＪ電源入
力端子５５よび５６と、霜、源入力端子５７との曲に電
源バスに供給するものである。
したがって、第１の実施例においては各回路ブロック間
に入出力信号のやυ取シかないため、電源をそれぞれ電
源入力端子からから分前供給できるので、発熱により高
温となることがなくなシ、これにより誤動作を低減させ
ることができる。。
に入出力信号のやυ取シかないため、電源をそれぞれ電
源入力端子からから分前供給できるので、発熱により高
温となることがなくなシ、これにより誤動作を低減させ
ることができる。。
第６図は本発す４の第２の実施例を示す。第６図におい
て、第２の実施例は一つの基板６０上に複数の回路ブロ
ック６１〜６３を設け、更に各回路ブロック６１〜６３
間の入出力信号ライン７１〜７４に信号の注入社用を行
う信号注入注出回路ブロック６４を設け、更に各回路ブ
ロック６１〜６４に独立の電源バスを介して電源入力端
子６１，１〜６３ａ、６９ａおよび６１ｂ〜６３ｂ、６
９ｂを設けたものである。。
て、第２の実施例は一つの基板６０上に複数の回路ブロ
ック６１〜６３を設け、更に各回路ブロック６１〜６３
間の入出力信号ライン７１〜７４に信号の注入社用を行
う信号注入注出回路ブロック６４を設け、更に各回路ブ
ロック６１〜６４に独立の電源バスを介して電源入力端
子６１，１〜６３ａ、６９ａおよび６１ｂ〜６３ｂ、６
９ｂを設けたものである。。
第２の実施例は、各ブロック間に入出カイ６号のやυ取
りのある場合に単純に電源分離を１゛ると、電源の供給
がなされている回路ブロックのテストをしたくとも電源
供給々されていない他の回路ブロックからの入力信号の
供給及び他の回路ブロックへの出カイへ号が正常かどう
かの確認か用法ないことがある。
りのある場合に単純に電源分離を１゛ると、電源の供給
がなされている回路ブロックのテストをしたくとも電源
供給々されていない他の回路ブロックからの入力信号の
供給及び他の回路ブロックへの出カイへ号が正常かどう
かの確認か用法ないことがある。
したがって、この第２の実施例はフロック間入出力信号
ライン７１〜７４に信号の注大汗出をするように信号注
入注出回路ブロックのみに當萌電ｄ＋１供給し１．他の
回路ブロックを被測定時のみ′ｎ１゛源バスを介して電
源供給するように［７、η１源を必要とする回路ブロッ
クのみに乳源訃、流を流し、ｐｊ絡路スイッチング時箱
源鴇流の変化を小さく、誤動作を起しにくいようにしだ
ものである。
ライン７１〜７４に信号の注大汗出をするように信号注
入注出回路ブロックのみに當萌電ｄ＋１供給し１．他の
回路ブロックを被測定時のみ′ｎ１゛源バスを介して電
源供給するように［７、η１源を必要とする回路ブロッ
クのみに乳源訃、流を流し、ｐｊ絡路スイッチング時箱
源鴇流の変化を小さく、誤動作を起しにくいようにしだ
ものである。
（発明の効果）
本発明は以上肛門したように一つの基板上に複数個の回
路ブロックを設け、各回路ブロック毎に乳゛源バスを介
して電源′４］流を供給し得るようにし、テス）ＩＩＡ
におけるｔ源′ｄ、圧の変動を低減し誤動作を少なくＵ
Ｓる効果かある。
路ブロックを設け、各回路ブロック毎に乳゛源バスを介
して電源′４］流を供給し得るようにし、テス）ＩＩＡ
におけるｔ源′ｄ、圧の変動を低減し誤動作を少なくＵ
Ｓる効果かある。
第１図および第２図は従来の半導体装餌を示すブロック
図、第３図はテスト助の動作説明するだめの図、１４図
は各ＨＩＳに対応する波形を示す図、第５図１は本発明
の１１の実施例を示ｔはＩ、第６しＩは本発明の第２の
実施例を示す図″ｃある。。 ５０．６０・・・・・・基板、５１〜５３．６１〜６３
・・・・・・回路ブロック、５１ａ〜５３ａ、６１ａ〜
６３ａ・・・・・・信号入力端子、５１１）〜５３ｂ、
６１ｂ・・・６３ｂ・・・・・・信号出力端子、５４．
５６．５’７，６５ａ 〜６７ａ、６５ｂ 〜６７ｂ、
６９ａ、６９ｂ・・・・・・電源入力端子、６１ａ〜６
３．１・・・・・・信号入力端子、６１ｂ〜６３ｂ・・
・・・・信号出力端子、６４・・・・・・Ｏ，号注入注
出回路ブロック。 代理人 弁Ｊｌ・士 内 原 １ 日。 叉 后 ３ 口 躬４図 ６Ｓ図 石 ６ 図
図、第３図はテスト助の動作説明するだめの図、１４図
は各ＨＩＳに対応する波形を示す図、第５図１は本発明
の１１の実施例を示ｔはＩ、第６しＩは本発明の第２の
実施例を示す図″ｃある。。 ５０．６０・・・・・・基板、５１〜５３．６１〜６３
・・・・・・回路ブロック、５１ａ〜５３ａ、６１ａ〜
６３ａ・・・・・・信号入力端子、５１１）〜５３ｂ、
６１ｂ・・・６３ｂ・・・・・・信号出力端子、５４．
５６．５’７，６５ａ 〜６７ａ、６５ｂ 〜６７ｂ、
６９ａ、６９ｂ・・・・・・電源入力端子、６１ａ〜６
３．１・・・・・・信号入力端子、６１ｂ〜６３ｂ・・
・・・・信号出力端子、６４・・・・・・Ｏ，号注入注
出回路ブロック。 代理人 弁Ｊｌ・士 内 原 １ 日。 叉 后 ３ 口 躬４図 ６Ｓ図 石 ６ 図
Claims (1)
- 同一基板上の回路ブロックを二つ以上に分割した半導体
装置において、前記それぞれの回路ブロック毎に電源入
力端子及びそれに接続される内部電源バスを独立に設け
、同−電源よシそれぞれの回路の電源入力端子に独立に
電源供給し得るようにしたことを特徴とする半導体装置
。 ・
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24030283A JPS60132357A (ja) | 1983-12-20 | 1983-12-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24030283A JPS60132357A (ja) | 1983-12-20 | 1983-12-20 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60132357A true JPS60132357A (ja) | 1985-07-15 |
Family
ID=17057438
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24030283A Pending JPS60132357A (ja) | 1983-12-20 | 1983-12-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60132357A (ja) |
-
1983
- 1983-12-20 JP JP24030283A patent/JPS60132357A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2827229B2 (ja) | 半導体集積回路 | |
| US7694199B2 (en) | Three boundary scan cell switches controlling input to output buffer | |
| JP2007287770A (ja) | 半導体集積回路 | |
| US5134314A (en) | Automatic pin circuitry shutoff for an integrated circuit | |
| US20240175920A1 (en) | Benchmark circuit on a semiconductor wafer and method for operating the same | |
| US4707654A (en) | Integrated circuit having input and output terminals for testing | |
| TW200416957A (en) | Semiconductor integrated circuit device | |
| US5127008A (en) | Integrated circuit driver inhibit control test method | |
| US6519728B2 (en) | Semiconductor integrated circuit having test circuit | |
| US10156606B2 (en) | Multi-chassis test device and test signal transmission apparatus of the same | |
| JPS60132357A (ja) | 半導体装置 | |
| US6433628B1 (en) | Wafer testable integrated circuit | |
| JP3396834B2 (ja) | Ｉｃ接続試験方法 | |
| JPH01129432A (ja) | 集積回路 | |
| JP2942353B2 (ja) | 半導体装置のテスト方法およびテスト回路 | |
| JPH1082834A (ja) | 半導体集積回路 | |
| US4814639A (en) | Super integration circuit device having a plurality of IC-chip equivalent regions formed on a single semiconductor substrate | |
| JPS6262552A (ja) | 大規模集積回路 | |
| Werkmann et al. | Efficient smart substrates with test capabilities and on-line temperature monitoring | |
| JPH04160377A (ja) | 半導体集積回路 | |
| JP2000121703A (ja) | 半導体モジュールの電気的特性試験方法及びその装置 | |
| JP2648001B2 (ja) | 半導体集積回路 | |
| JPS60113165A (ja) | 半導体素子のバ−ンイン装置 | |
| JPH07297244A (ja) | 半導体ウエハ | |
| JP2004191212A (ja) | 半導体装置 |