JPS60132319A - 薄膜形成方法 - Google Patents
薄膜形成方法Info
- Publication number
- JPS60132319A JPS60132319A JP58240723A JP24072383A JPS60132319A JP S60132319 A JPS60132319 A JP S60132319A JP 58240723 A JP58240723 A JP 58240723A JP 24072383 A JP24072383 A JP 24072383A JP S60132319 A JPS60132319 A JP S60132319A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- thin film
- target
- film
- sputtering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Photovoltaic Devices (AREA)
- Manufacturing Of Electric Cables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、薄膜形成方法に係り、特にスパッタリング法
を用いて基板上に薄膜を形成するにあたり、基板表面に
損傷を与えることなくスパッタリングを行なうための方
法に関する。
を用いて基板上に薄膜を形成するにあたり、基板表面に
損傷を与えることなくスパッタリングを行なうための方
法に関する。
最近、薄膜形成方法としては、真空蒸着法、スパッタリ
ング法、ＣＶＤ法等が広く用いられている。この内、ス
パッタリング法は、堆積温度が低いこと、膜の付着強度
が高いこと、形成される膜の組成も、ターゲットの組成
を比較的忠実に再現したものとなるため、ターゲット材
料を変えることで容易に各種の薄膜が形成可能であるこ
と等の長所を有しており、半導体装置の製造分野では、
比較的、よく用いられている方法である。
ング法、ＣＶＤ法等が広く用いられている。この内、ス
パッタリング法は、堆積温度が低いこと、膜の付着強度
が高いこと、形成される膜の組成も、ターゲットの組成
を比較的忠実に再現したものとなるため、ターゲット材
料を変えることで容易に各種の薄膜が形成可能であるこ
と等の長所を有しており、半導体装置の製造分野では、
比較的、よく用いられている方法である。
このスパッタリング法を用いて半導体薄膜を形成するに
あたっては、着膜速度（堆積速度）を上げるためζこタ
ーゲットの裏面にマグネットを取付け、ターゲット表面
に２５０ガウス（ｇａｕｓｓ ）程度の磁場を形成した
、いわゆるマグネトロンスパッタリング方式が広く採用
されている。
あたっては、着膜速度（堆積速度）を上げるためζこタ
ーゲットの裏面にマグネットを取付け、ターゲット表面
に２５０ガウス（ｇａｕｓｓ ）程度の磁場を形成した
、いわゆるマグネトロンスパッタリング方式が広く採用
されている。
ところが、このマグネトロンスパッタリング方式によっ
て、基板上に薄膜を形成した場合、基板表面が損傷を受
け、デバイスとしての特性が劣化するという問題が生じ
ていた。
て、基板上に薄膜を形成した場合、基板表面が損傷を受
け、デバイスとしての特性が劣化するという問題が生じ
ていた。
例えば、第１図にその断面概要図を示す如く、絶縁性の
ガラス基板１上に形成されたクロム薄膜からなる金属電
極２と酸化インジウム錫（ＩＴＯ）薄膜からなる透光性
電極３とによってアモルファス水素イヒシリコン（ａ：
５ｉＨ）層からなる光導電体層４を挾んだサンドイッチ
構造の光電変換素子を形成するにあたって、アモルファ
ス水素化シリコン層上にＩＴＯ薄膜を形成する工程で、
上記マグネトロンスパッタリング方式を用いた場合、暗
電流が高くなり、素子特性が低下する（明暗比が小さく
なる）という不都合が発生していた。
ガラス基板１上に形成されたクロム薄膜からなる金属電
極２と酸化インジウム錫（ＩＴＯ）薄膜からなる透光性
電極３とによってアモルファス水素イヒシリコン（ａ：
５ｉＨ）層からなる光導電体層４を挾んだサンドイッチ
構造の光電変換素子を形成するにあたって、アモルファ
ス水素化シリコン層上にＩＴＯ薄膜を形成する工程で、
上記マグネトロンスパッタリング方式を用いた場合、暗
電流が高くなり、素子特性が低下する（明暗比が小さく
なる）という不都合が発生していた。
これは、アモルファス水素化シリコン層表面が、ＩＴＯ
薄膜形成のためのスパッタリング工程ζζおいて損傷を
受け、ＩＴＯ薄膜とアモルファス水素化シリコン層との
界面でのポテンシャル障壁が低くなり、ＩＴＯ薄膜側か
らの電子の注入が起り易くなっているものと考えられる
。
薄膜形成のためのスパッタリング工程ζζおいて損傷を
受け、ＩＴＯ薄膜とアモルファス水素化シリコン層との
界面でのポテンシャル障壁が低くなり、ＩＴＯ薄膜側か
らの電子の注入が起り易くなっているものと考えられる
。
このような不都合を解消するため、スパッタリング工程
ζこおいて、着膜初期の電力を、放電可能な下限近くま
で下げる方法が考えられてぃｓｏこれにより、アモルフ
ァス水素化シリコン層表面の受ける損傷を低減し、素子
特性を向上させることは可能となるが、この方法では、
着膜速度が極端に低下するため、着膜時間が長くなり、
生産性が悪くなるという問題があった。
ζこおいて、着膜初期の電力を、放電可能な下限近くま
で下げる方法が考えられてぃｓｏこれにより、アモルフ
ァス水素化シリコン層表面の受ける損傷を低減し、素子
特性を向上させることは可能となるが、この方法では、
着膜速度が極端に低下するため、着膜時間が長くなり、
生産性が悪くなるという問題があった。
本発明は、前記実情に鑑みてなされたもので、スパッタ
リング法によって基板上に薄膜を形成するにあたり、基
板表面に与える損傷を少なくし、かつ着膜速度を上げる
ことを目的とする。
リング法によって基板上に薄膜を形成するにあたり、基
板表面に与える損傷を少なくし、かつ着膜速度を上げる
ことを目的とする。
上記目的を達成するため、種々の笑、検を試みた結果、
磁場を従来に比べて、さらに高める（従来の２〜３倍で
ある５００ガウス以上）ことによりターゲット、基板間
の印加電圧を低くすることが可能となり、基板表面の受
ける損傷が低減されることに着目してなされたもので、
本発明は、スパッタリング法において、ターゲット表面
に５００ガウス以上の磁場を形成しつつ行なうものであ
る。
磁場を従来に比べて、さらに高める（従来の２〜３倍で
ある５００ガウス以上）ことによりターゲット、基板間
の印加電圧を低くすることが可能となり、基板表面の受
ける損傷が低減されることに着目してなされたもので、
本発明は、スパッタリング法において、ターゲット表面
に５００ガウス以上の磁場を形成しつつ行なうものであ
る。
これにより、より低い印加電圧で同程度の電流が得られ
るため、粒子に与えられるエネルギーすなわち印加′α
圧に比例する着膜速度は低下することなく着膜し得ると
共に、基板表面に損傷を与えることは極めて少なくし得
る。
るため、粒子に与えられるエネルギーすなわち印加′α
圧に比例する着膜速度は低下することなく着膜し得ると
共に、基板表面に損傷を与えることは極めて少なくし得
る。
以下、本発明の実施例を、１回を参照しつつ詳細に説明
する。
する。
まず、本発明実施例のスパッタリング方法を実施するた
めのスパッタリング装置ａの１例な第２図および第３図
に示す。
めのスパッタリング装置ａの１例な第２図および第３図
に示す。
この装置は、第２図に示すり１」＜、真空チャンバ１１
内に形成された基板ホルダ１２と該基板ホルダ１２に設
置される薄膜を形成するための基板」３に対向するよう
に配設されたターゲット部１４とより構成されており、
さらに、電圧を印加するためのＤＣ電源１５と、チャン
バー同を真空排気するための真空排気系１６と、チャン
バー内に所定のガスを導入するためのガス供給系■７と
を具１ｉｔ＃ シーζ°いる。
内に形成された基板ホルダ１２と該基板ホルダ１２に設
置される薄膜を形成するための基板」３に対向するよう
に配設されたターゲット部１４とより構成されており、
さらに、電圧を印加するためのＤＣ電源１５と、チャン
バー同を真空排気するための真空排気系１６と、チャン
バー内に所定のガスを導入するためのガス供給系■７と
を具１ｉｔ＃ シーζ°いる。
また、前記ターゲット部１４は、ｒ；（３図にその拡大
図を示す如く、ターゲット］８とバックプレー１・１９
とさらにバックプレートの裏面に配設された希土類系（
サマリウム系）であるサマリウムコバルト（ＳｍＣｏ、
）からなるマグネット２ｏとより構成されている。
図を示す如く、ターゲット］８とバックプレー１・１９
とさらにバックプレートの裏面に配設された希土類系（
サマリウム系）であるサマリウムコバルト（ＳｍＣｏ、
）からなるマグネット２ｏとより構成されている。
次に、この装置を用い、本発明実施例のスパッタリング
方法により、光電変換素子を形成する方法について説明
する。
方法により、光電変換素子を形成する方法について説明
する。
まず、ガラス基板上に、磁子ビーム蒸着法でクロム薄膜
を約３００ ＯＫの厚さに着膜する。このとき、基板温
度は２５０ｖとする。次いでフォトリングラフィにより
、所望の形状に分割し、複数個のクロム電極を形成する
。
を約３００ ＯＫの厚さに着膜する。このとき、基板温
度は２５０ｖとする。次いでフォトリングラフィにより
、所望の形状に分割し、複数個のクロム電極を形成する
。
更に、プラズマ化学蒸着法（プラズマＣＶＤ法）により
、光電導体としてのアモルファスシリコン層を約１μｍ
堆積する。作成条件としては、モノシラン（ＳｉＩ（、
）ガスを使用し、基板温度２００〜３００℃、圧力０゜
２〜０゜５トル（Ｔｏｒｒ）電力密度２０〜７Ｑｍｗ／
ｃｍ”である。
、光電導体としてのアモルファスシリコン層を約１μｍ
堆積する。作成条件としては、モノシラン（ＳｉＩ（、
）ガスを使用し、基板温度２００〜３００℃、圧力０゜
２〜０゜５トル（Ｔｏｒｒ）電力密度２０〜７Ｑｍｗ／
ｃｍ”である。
続いて、上記装置を使用し、透明電極として酸化インジ
ウム錫膜を約０６１１１ｍ着膜する。着膜条件としては
、ターゲットに酸化インジウム錫（９０ｍｏ１％酸化イ
ンジウＡ Ｉ ｒｌ、 ｏ、 ＋ ｌＱｍｏｔ％酸化錫
Ｓｎ０．）を使用し、酸素分圧６Ｘ１０ Ｔｏｒｒ。
ウム錫膜を約０６１１１ｍ着膜する。着膜条件としては
、ターゲットに酸化インジウム錫（９０ｍｏ１％酸化イ
ンジウＡ Ｉ ｒｌ、 ｏ、 ＋ ｌＱｍｏｔ％酸化錫
Ｓｎ０．）を使用し、酸素分圧６Ｘ１０ Ｔｏｒｒ。
全圧（アルゴンＡｒ十酸素０ｚ）＝４Ｘ］、０ Ｔｏｒ
ｒ基板温度１０〜４０℃とし、成力は１４５Ｗ（２９０
Ｖ×０゜５Ａ）０゜１μｍとなるまで着膜する。
ｒ基板温度１０〜４０℃とし、成力は１４５Ｗ（２９０
Ｖ×０゜５Ａ）０゜１μｍとなるまで着膜する。
そして最後に、２００ｔｌ’の酸素＋アルゴン（Ａｒ）
雰囲気中又は大気中で、約３０分間熱処理を行なう。
雰囲気中又は大気中で、約３０分間熱処理を行なう。
このようにして形成された光電変換素子は、暗時の電流
−電圧特性曲線（暗電流曲線）を第４図に曲線Ａとして
示す如く、屯流値は、６×ｌ０−９Ａ／ａｍ’ 付近で
ブロックされた、良好な特性を示す。
−電圧特性曲線（暗電流曲線）を第４図に曲線Ａとして
示す如く、屯流値は、６×ｌ０−９Ａ／ａｍ’ 付近で
ブロックされた、良好な特性を示す。
比較のために、従来のマグネトロンスパッタ方式の如く
、フェライト系の磁石を使用し、２７０ガウス糧度の磁
場を形成しつつ前記本発明実施例とほぼ同程度の成力（
１４４Ｗ ＝ ３８０ Ｖ ｘ ’ｏ、３８Ａ）でＩＴ
Ｏ薄膜を着膜した場合の光電変換素子の暗時の電流−電
圧特性曲線を曲１１ＪＢで示す。この曲線により、印加
電圧と共に電流が増大していることがわかる。
、フェライト系の磁石を使用し、２７０ガウス糧度の磁
場を形成しつつ前記本発明実施例とほぼ同程度の成力（
１４４Ｗ ＝ ３８０ Ｖ ｘ ’ｏ、３８Ａ）でＩＴ
Ｏ薄膜を着膜した場合の光電変換素子の暗時の電流−電
圧特性曲線を曲１１ＪＢで示す。この曲線により、印加
電圧と共に電流が増大していることがわかる。
また、従来のマグネトロンスパッタ方式を用い着膜初期
の電力を１７Ｗ（！：してＩＴＯ薄膜を形成した光電変
換素子の電流−電圧特性曲線を曲線Ｃで示す。
の電力を１７Ｗ（！：してＩＴＯ薄膜を形成した光電変
換素子の電流−電圧特性曲線を曲線Ｃで示す。
本発明実施例の方法によって形成された光電変換素子の
特性曲線Ａは、該曲線Ｃとほぼ同様の特性を示しており
かつ、着膜速度は一曲線Ｃの場合より、はるかに高い。
特性曲線Ａは、該曲線Ｃとほぼ同様の特性を示しており
かつ、着膜速度は一曲線Ｃの場合より、はるかに高い。
このように、磁場を高くすることにより、基板表面への
スパッタ粒子による損傷を抑制し、デバイスの特性を損
なうことなく、かつ着脱速度を低下させることなく薄膜
の作成を生産性良く行なうことが可能となった。
スパッタ粒子による損傷を抑制し、デバイスの特性を損
なうことなく、かつ着脱速度を低下させることなく薄膜
の作成を生産性良く行なうことが可能となった。
なお、実施例においては、スパッタリング装置内のマグ
ネット部に配設されるマグネットを従来のフェライト系
から希土類系に代えたものを用いたが、必ずしもこの方
法に限定されるものではなく、他の方法によって磁場を
強化することも可能である。
ネット部に配設されるマグネットを従来のフェライト系
から希土類系に代えたものを用いたが、必ずしもこの方
法に限定されるものではなく、他の方法によって磁場を
強化することも可能である。
また、マグネットとしては、ＳｍＣｏ ６の他、イツト
リウムコバルト（ＹＣｏ、）、セシウムコバルト（Ｃｅ
Ｃｏ、）、プルトニウムコバルト（ＰｒＣｏ、）等、他
のマグネットを用いても良い。
リウムコバルト（ＹＣｏ、）、セシウムコバルト（Ｃｅ
Ｃｏ、）、プルトニウムコバルト（ＰｒＣｏ、）等、他
のマグネットを用いても良い。
更にまた、ターゲット表面におけるイａ場は５００ガウ
ス以上７００ガウス程度までに維持するのが望ましい。
ス以上７００ガウス程度までに維持するのが望ましい。
以上、説明してきたように、本発明では、ターゲット表
面での磁場が５００ガウス界上となるよう之してスパッ
タリングを行なっているため、着膜速度を低下すること
なく、基板表面に受ける損傷がほとんどない状態で、薄
膜形成を行なうことが可能となる。
面での磁場が５００ガウス界上となるよう之してスパッ
タリングを行なっているため、着膜速度を低下すること
なく、基板表面に受ける損傷がほとんどない状態で、薄
膜形成を行なうことが可能となる。
第１図は通常の光電変換素子の；新面概要図、第２図は
本発明実施例のスパッタリング方法で使用するスパッタ
リング装置を示す図、第３図は同スパッタリング装置の
要部拡大図、第４図は、本発明実施例の方法によって形
成された光電変換素子と従来法によって形成された光電
変換素子の電流−電圧特性曲線を示す図である。 １・・・ガラス基板、２・・・金属電極、３・・・透光
性電極、４・・・光導電体層、１１・・・真空チャンバ
、１２・・・基板ホルダ、１３・・・基板、１４・・・
ターゲット部、１５・・・ＤＣ電源、１６・・・真空排
気系、１７・・・ガス供給系、１８・・・ターゲット、
１９・・・バックプレート、２０・・・マグネット、Ａ
・・・本発明実施例のスパッタリング方法を用いて形成
した光電変換素子の電流−電圧特性曲線、Ｂ、Ｃ・・・
従来法によって形成した光電変換素子の電流−電圧特性
曲線。 第１図 第２図 第３図 第４図 壷 尽 （Ｖ）
本発明実施例のスパッタリング方法で使用するスパッタ
リング装置を示す図、第３図は同スパッタリング装置の
要部拡大図、第４図は、本発明実施例の方法によって形
成された光電変換素子と従来法によって形成された光電
変換素子の電流−電圧特性曲線を示す図である。 １・・・ガラス基板、２・・・金属電極、３・・・透光
性電極、４・・・光導電体層、１１・・・真空チャンバ
、１２・・・基板ホルダ、１３・・・基板、１４・・・
ターゲット部、１５・・・ＤＣ電源、１６・・・真空排
気系、１７・・・ガス供給系、１８・・・ターゲット、
１９・・・バックプレート、２０・・・マグネット、Ａ
・・・本発明実施例のスパッタリング方法を用いて形成
した光電変換素子の電流−電圧特性曲線、Ｂ、Ｃ・・・
従来法によって形成した光電変換素子の電流−電圧特性
曲線。 第１図 第２図 第３図 第４図 壷 尽 （Ｖ）
Claims (1)
- スパッタリング法によって、基板上に薄膜を形成するに
あたり、ターゲット表面での磁場が５００ガウス（ｇａ
ｕｓｓ ）以上となるように維持しつつスパッタリング
を行なうことを特徴とする薄膜形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58240723A JPS60132319A (ja) | 1983-12-20 | 1983-12-20 | 薄膜形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58240723A JPS60132319A (ja) | 1983-12-20 | 1983-12-20 | 薄膜形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60132319A true JPS60132319A (ja) | 1985-07-15 |
| JPH0211011B2 JPH0211011B2 (ja) | 1990-03-12 |
Family
ID=17063741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58240723A Granted JPS60132319A (ja) | 1983-12-20 | 1983-12-20 | 薄膜形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60132319A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62216112A (ja) * | 1986-03-11 | 1987-09-22 | 田崎 明 | 透明導電膜の製造方法 |
| US5180476A (en) * | 1990-02-27 | 1993-01-19 | Nihon Shinku Gijutsu Kabushiki Kaisha | Method for producing transparent conductive films |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5440073A (en) * | 1977-09-05 | 1979-03-28 | Matsushita Electric Ind Co Ltd | Film forming method |
| JPS5616671A (en) * | 1979-07-17 | 1981-02-17 | Fujitsu Ltd | Sputtering apparatus |
| JPS57114662A (en) * | 1980-08-08 | 1982-07-16 | Battelle Development Corp | Cathode sputtering apparatus for detecting target drill hole |
| JPS58133376A (ja) * | 1982-01-26 | 1983-08-09 | マテリアルズ・リサ−チ・コ−ポレ−シヨン | 反応性膜析出方法及び装置 |
-
1983
- 1983-12-20 JP JP58240723A patent/JPS60132319A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5440073A (en) * | 1977-09-05 | 1979-03-28 | Matsushita Electric Ind Co Ltd | Film forming method |
| JPS5616671A (en) * | 1979-07-17 | 1981-02-17 | Fujitsu Ltd | Sputtering apparatus |
| JPS57114662A (en) * | 1980-08-08 | 1982-07-16 | Battelle Development Corp | Cathode sputtering apparatus for detecting target drill hole |
| JPS58133376A (ja) * | 1982-01-26 | 1983-08-09 | マテリアルズ・リサ−チ・コ−ポレ−シヨン | 反応性膜析出方法及び装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62216112A (ja) * | 1986-03-11 | 1987-09-22 | 田崎 明 | 透明導電膜の製造方法 |
| JPH0542764B2 (ja) * | 1986-03-11 | 1993-06-29 | Akira Tazaki | |
| US5180476A (en) * | 1990-02-27 | 1993-01-19 | Nihon Shinku Gijutsu Kabushiki Kaisha | Method for producing transparent conductive films |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0211011B2 (ja) | 1990-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0784647B2 (ja) | ニッケル膜およびそれを形成するスパッタリング方法 | |
| JPH07224379A (ja) | スパッタ方法およびそのスパッタ装置 | |
| JP2001093863A (ja) | ウェーハ裏面スパッタリング方法及び半導体製造装置 | |
| JPS60132319A (ja) | 薄膜形成方法 | |
| JPH11335815A (ja) | 透明導電膜付き基板および成膜装置 | |
| JP3615647B2 (ja) | 透明導電膜の製造方法およびその透明導電膜 | |
| JPH08232064A (ja) | 反応性マグネトロンスパッタ装置 | |
| JP4229803B2 (ja) | 透明導電膜の製造方法 | |
| JPH05295538A (ja) | 両面スパッタ成膜方法及びその装置 | |
| JPH01187983A (ja) | フォトダイオードの製造方法 | |
| JPS61292817A (ja) | 透明電導性金属酸化物膜の形成方法 | |
| KR20130088639A (ko) | 태양전지용 배면전극의 제조방법 및 태양전지용 전극 | |
| JPH056286B2 (ja) | ||
| JPH0445972B2 (ja) | ||
| JPH0867981A (ja) | スパッタ装置 | |
| JPS6277477A (ja) | 薄膜形成装置 | |
| JPS59139616A (ja) | 磁性薄膜の製造方法 | |
| JP3040432B2 (ja) | スパッタリング用ターゲット | |
| JPH0344463A (ja) | シートプラズマを利用した薄膜形成方法 | |
| JP2811458B2 (ja) | マグネタイト膜の製造方法および製造装置 | |
| JPH10265951A (ja) | スパッタ膜、液晶素子及びこれらの製造方法 | |
| JPH0791639B2 (ja) | スパツタ方法 | |
| JPS6337837A (ja) | 光磁気記録媒体とその製造方法 | |
| JP3318380B2 (ja) | 光磁気記録素子及びその製造方法 | |
| JPS6353261B2 (ja) |