JPS60126754A - 記憶デ−タの更新方法 - Google Patents
記憶デ−タの更新方法Info
- Publication number
- JPS60126754A JPS60126754A JP58233678A JP23367883A JPS60126754A JP S60126754 A JPS60126754 A JP S60126754A JP 58233678 A JP58233678 A JP 58233678A JP 23367883 A JP23367883 A JP 23367883A JP S60126754 A JPS60126754 A JP S60126754A
- Authority
- JP
- Japan
- Prior art keywords
- data
- register
- written
- output
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1415—Saving, restoring, recovering or retrying at system level
- G06F11/1443—Transmit or communication errors
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、繰返し供給されるデータを記憶し、記憶結
果に基づいて制御を行なうプラント装置等に用いられる
記憶データの更新方法に関するものである。
果に基づいて制御を行なうプラント装置等に用いられる
記憶データの更新方法に関するものである。
一般ニ、コンピュータ制御される装置で制御項目数が複
数あるものは、コンピュータをひとつの制御項目に割当
てることができる時間が限られるため、コンピュータで
発生した制御出力を一度ホールドレジスタに記憶させ、
このホールドレジスタに記憶されたデータによって必要
な制御を行なっている。そして、ホールドレジスタに記
憶されるデータは繰返し供給され、制御対象は最新のデ
ータによって制御されるようになっている。この場合、
プラント装置のように、確実な制御動作を要求されるも
のはデータが正しく書込まれたかどうか確認する必要が
ある。
数あるものは、コンピュータをひとつの制御項目に割当
てることができる時間が限られるため、コンピュータで
発生した制御出力を一度ホールドレジスタに記憶させ、
このホールドレジスタに記憶されたデータによって必要
な制御を行なっている。そして、ホールドレジスタに記
憶されるデータは繰返し供給され、制御対象は最新のデ
ータによって制御されるようになっている。この場合、
プラント装置のように、確実な制御動作を要求されるも
のはデータが正しく書込まれたかどうか確認する必要が
ある。
これは次のような方法によって行なっている。
第１図（ａ）に示すように演算が行なわれ、この演算結
果が第１図（ｂ）に示す出力タイミング期間中継続して
出力される。そして、第１図（Ｃ）に示す（イ）のタイ
ミングで、出力されているデータをホールドレジスタに
書込み、（→に示すタイミングで、誉込んだホールドレ
ジスタの内容を読出し、出力されているデー）と照合す
る。この時、照合結果が不一致であれば、記憶データは
異常であると判断し、必要な処置を行なうようにしてい
る。
果が第１図（ｂ）に示す出力タイミング期間中継続して
出力される。そして、第１図（Ｃ）に示す（イ）のタイ
ミングで、出力されているデータをホールドレジスタに
書込み、（→に示すタイミングで、誉込んだホールドレ
ジスタの内容を読出し、出力されているデー）と照合す
る。この時、照合結果が不一致であれば、記憶データは
異常であると判断し、必要な処置を行なうようにしてい
る。
しかしながらこのような従来の方法は、（ｂ）に示す出
力タイミング中にデータを書換えるとともに書換えたデ
ータの読出しおよび照合を行なっているので、（Ｃ）の
Ｔで表わす期間に記憶データの変化があっても、次のデ
ータ供給時に記憶データが曹換えられてしまうので、制
御対象の制御が正しいデータによって行なわれたかどう
かの確認までは行なえないという欠点を有していた。
力タイミング中にデータを書換えるとともに書換えたデ
ータの読出しおよび照合を行なっているので、（Ｃ）の
Ｔで表わす期間に記憶データの変化があっても、次のデ
ータ供給時に記憶データが曹換えられてしまうので、制
御対象の制御が正しいデータによって行なわれたかどう
かの確認までは行なえないという欠点を有していた。
したがってこの発明の目的は、制御対象が正しいデータ
によって制御されたか否かを確認することができる記憶
データの更新方法を提供することにある。
によって制御されたか否かを確認することができる記憶
データの更新方法を提供することにある。
このような目的を達成するためにこの発明は、データの
書換えを行なう前にその時点才で記憶していたデータが
正しいデータであった時に新たなデータを前回のデータ
と更新するようにしたものである。以下、実施例を示す
図面を用いてこの発明の詳細な説明する。
書換えを行なう前にその時点才で記憶していたデータが
正しいデータであった時に新たなデータを前回のデータ
と更新するようにしたものである。以下、実施例を示す
図面を用いてこの発明の詳細な説明する。
第２図はこの発明の方法を適用して構成した装−置の一
実施例を示すブロック図であシ、１は出力装置、２は出
力カードであシ、出方装置ｔ１はＣＰＵ１０、メモリ１
１．比較器１２を有し、出力カード２はホールドレジス
タ２ｏを有している。第３図は第２図に示す装置の各部
波形図、第４図は動作を示すフローチャートである。
実施例を示すブロック図であシ、１は出力装置、２は出
力カードであシ、出方装置ｔ１はＣＰＵ１０、メモリ１
１．比較器１２を有し、出力カード２はホールドレジス
タ２ｏを有している。第３図は第２図に示す装置の各部
波形図、第４図は動作を示すフローチャートである。
このように構成した装置の動作は次の通シである。先ず
動作がスタートすると第４図のステップ１００で示すよ
うに出力カード２内のホールドレジスタ２０の記憶デー
タがメモリ１１に書込まれ、準備が完了する。その後、
第３図（ａ）に示すタイミングでステップ１０１に示す
演算が行なわれ、第３図（Ｃ）に示すタイミングでステ
ップ１０２に示すボールドレジスタ２ｏのデータ読出し
およびステップ１０３に示すメモリ１１のデータが読出
しがなされる。これらのデータは第３図（ｄ）に示すタ
イミングでステップ１０４に示すように比較照合され、
この照合がとれれば「ＹＥＳ」と判断される。やがて第
３図（ｂ）に示すタイミングで演算結果のデータが出力
されるので、第３図（ｅ）の（イ）に示すタイミングで
ステップ１０５に示すように出力データがホールドレジ
スタ２０に書込まれ、第３図（ｅ）の（ロ）に示すタイ
ミングでステップ１０６に示すようにホールドレジスタ
２０に書込まれたデータが続出される。そして、ステッ
プ１Ｇ７でこれらの読出されたデータが比較照合され、
この照合がとれれば「ＹＨ８Ｊと判断されステップ１０
８に示す次の処理が行なわれる。
動作がスタートすると第４図のステップ１００で示すよ
うに出力カード２内のホールドレジスタ２０の記憶デー
タがメモリ１１に書込まれ、準備が完了する。その後、
第３図（ａ）に示すタイミングでステップ１０１に示す
演算が行なわれ、第３図（Ｃ）に示すタイミングでステ
ップ１０２に示すボールドレジスタ２ｏのデータ読出し
およびステップ１０３に示すメモリ１１のデータが読出
しがなされる。これらのデータは第３図（ｄ）に示すタ
イミングでステップ１０４に示すように比較照合され、
この照合がとれれば「ＹＥＳ」と判断される。やがて第
３図（ｂ）に示すタイミングで演算結果のデータが出力
されるので、第３図（ｅ）の（イ）に示すタイミングで
ステップ１０５に示すように出力データがホールドレジ
スタ２０に書込まれ、第３図（ｅ）の（ロ）に示すタイ
ミングでステップ１０６に示すようにホールドレジスタ
２０に書込まれたデータが続出される。そして、ステッ
プ１Ｇ７でこれらの読出されたデータが比較照合され、
この照合がとれれば「ＹＨ８Ｊと判断されステップ１０
８に示す次の処理が行なわれる。
一方、ステップ１０４またはステップ１０７で照合がと
れなかった場合は「ＮＯ」と判定され、ステップ１０９
に示す異常処理が行なわれた後、ステップ１０８に示す
次の処理が行なわれる。
れなかった場合は「ＮＯ」と判定され、ステップ１０９
に示す異常処理が行なわれた後、ステップ１０８に示す
次の処理が行なわれる。
なお、第３図において、（Ｃ）に示すホールドレジスタ
２０およびメモリ１１からのデータの続出タイミングお
よび、（ｄ）に示す比較のタイミングは（ｂ）に示す出
力データ送出時以外であシ、続出タイミングよシ比較タ
イミングの方が後であれば、どのような時点であっても
良い。
２０およびメモリ１１からのデータの続出タイミングお
よび、（ｄ）に示す比較のタイミングは（ｂ）に示す出
力データ送出時以外であシ、続出タイミングよシ比較タ
イミングの方が後であれば、どのような時点であっても
良い。
以上説明したようにこの発明に係る記憶データ更新方法
は、レジスタの記憶データが前回書込まれたデータと一
致していることを確認した後に記憶データは新たなデー
タに更新されるので、制御対象が正しいデータによって
制御されたかどうかが確認でき、接触不良等の一時的異
常や部品劣化によってデータ書込時は正しいデータが書
込まれても、また次の書込時までにデータが変化するよ
うな事故が発生しても、直ちにこれを発見できる、とい
う効果を有する。
は、レジスタの記憶データが前回書込まれたデータと一
致していることを確認した後に記憶データは新たなデー
タに更新されるので、制御対象が正しいデータによって
制御されたかどうかが確認でき、接触不良等の一時的異
常や部品劣化によってデータ書込時は正しいデータが書
込まれても、また次の書込時までにデータが変化するよ
うな事故が発生しても、直ちにこれを発見できる、とい
う効果を有する。
第１図は従来の方法を適用した装置における各部波形図
、第２図はこの発明の方法を適用して構成した装置の一
実施例を示すブロック図、第３図は第２図に示す装置に
おける各部波形図、第４図は第２図に示す装置の動作を
示すフローチャートである。 １０・・・・ＣＰＵ、１１・・・Φメモ１八１２・・φ
・比Ｍ４ｍ、２０−・・・ホールドレジスタ。 （０）
特許出願人 山武／）ネウエル株式会社（ｂ） 代理人 山川政樹（ばか１名） （Ｃ） 第１図 第２図 第３図 Ａ 口 ４Ｉニア 第４図
、第２図はこの発明の方法を適用して構成した装置の一
実施例を示すブロック図、第３図は第２図に示す装置に
おける各部波形図、第４図は第２図に示す装置の動作を
示すフローチャートである。 １０・・・・ＣＰＵ、１１・・・Φメモ１八１２・・φ
・比Ｍ４ｍ、２０−・・・ホールドレジスタ。 （０）
特許出願人 山武／）ネウエル株式会社（ｂ） 代理人 山川政樹（ばか１名） （Ｃ） 第１図 第２図 第３図 Ａ 口 ４Ｉニア 第４図
Claims (1)
- レジスタに記憶しているデータが次に供給されるデータ
によって書換えられ、書換えられたデータと供給されて
いるデータの照合をとって更新したデータが正しいか否
かを確認する記憶データの更新方法において、データ記
憶用のメモリを備え、レジスタのデータを更新するとき
にこのメモリのデータも更新しておき、新たに供給され
たデータとメモリに記憶しているデータの照合がとれた
時はレジスタおよびメモリのデータを新たなデータに更
新することを特徴とする記憶データの更新方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58233678A JPS60126754A (ja) | 1983-12-13 | 1983-12-13 | 記憶デ−タの更新方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58233678A JPS60126754A (ja) | 1983-12-13 | 1983-12-13 | 記憶デ−タの更新方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60126754A true JPS60126754A (ja) | 1985-07-06 |
Family
ID=16958818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58233678A Pending JPS60126754A (ja) | 1983-12-13 | 1983-12-13 | 記憶デ−タの更新方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60126754A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8840511B2 (en) | 2011-02-04 | 2014-09-23 | Aisin Aw Co., Ltd. | Vehicle drive device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58118096A (ja) * | 1981-12-29 | 1983-07-13 | Fujitsu Ltd | メモリチエツク回路 |
-
1983
- 1983-12-13 JP JP58233678A patent/JPS60126754A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58118096A (ja) * | 1981-12-29 | 1983-07-13 | Fujitsu Ltd | メモリチエツク回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8840511B2 (en) | 2011-02-04 | 2014-09-23 | Aisin Aw Co., Ltd. | Vehicle drive device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60126754A (ja) | 記憶デ−タの更新方法 | |
| JPS5852696A (ja) | 音声認識装置 | |
| JPH05119896A (ja) | 文字列入力方式 | |
| Small | Tristram shandy's last page | |
| US5426767A (en) | Method for distinguishing between a 286-type central processing unit and a 386-type central processing unit | |
| JPS61141001A (ja) | プロセス制御システムの系構成診断方式 | |
| JPS5850043A (ja) | 対話型デ−タ処理システム共用フアイル更新制御方式 | |
| JPH04148384A (ja) | 辞書照合方式 | |
| JPH0774785A (ja) | サイクリックバッファ制御装置 | |
| JPH04169959A (ja) | 情報処理装置のパスワード入力方式 | |
| JP2767817B2 (ja) | シーケンサの接点の模擬動作方法 | |
| JPH0667845A (ja) | 高速データ昇降順序検証装置 | |
| JPH01159724A (ja) | 出力装置 | |
| JPS61200597A (ja) | 音声認識装置 | |
| JPS61184647A (ja) | コマンド処理装置 | |
| JPH0784620A (ja) | 工具経路情報の変換処理方法 | |
| JPH0457025B2 (ja) | ||
| JPS5922139A (ja) | 演算装置 | |
| JPS62116099A (ja) | 電子式ボタン電話装置 | |
| JPH04241634A (ja) | ランダム回路のエラー検出回路 | |
| JPS626324A (ja) | デ−タ検出装置 | |
| JPH01276204A (ja) | スケジュール復元制御装置 | |
| JPS61290545A (ja) | 検証用デ−タの自動出力装置 | |
| JPH01171038A (ja) | マイクロプロセッサ動作解析装置 | |
| JPH04242838A (ja) | データ書き込み処理中断箇所判定方式 |