JPH04242838A

JPH04242838A - データ書き込み処理中断箇所判定方式

Info

Publication number: JPH04242838A
Application number: JP2416159A
Authority: JP
Inventors: Kenichi Tani; 健一谷
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1990-12-29
Filing date: 1990-12-29
Publication date: 1992-08-31

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は電子計算機システムのト
ランザクション処理のデータ書き込み処理中断箇所判定
方式に関するものである。

【０００２】

【従来の技術】メモリ等の記憶領域へのデータ書き込み
を伴うシステムにおいて、何らかの理由でデータ書き込
み処理を中断しなければならず、かつ、記憶領域上のデ
ータを破壊してはならない場合には、処理再開時に、途
中まで書き込んだデータを元に戻すか、正しい値に書き
直し、データが破壊されるのを防ぐ、トランザクション
処理と呼ばれる処理を行う必要がある。

【０００３】従来、この種のトランザクション処理は、
図３に示すように、前処理として、処理の進行に合わせ
て処理の内容を示すコードを変数に記憶させて行く方式
が広く用いられてきた。

【０００４】例えば、メモリ内の記憶領域Ａ，Ｂの内容
を、作業領域Ｃを用いて入れ替え、更にビット反転させ
て書き込む処理を、次の副処理を経て行う場合を考える
。副処理１：Ａをビット反転させてＣに書き込む。副処理２：Ｂをビット反転させてＡに書き込む。副処理３：ＣをＢに書き込む。

【０００５】ここで、変数を次のように定める。なお、
各副処理はこれらの変数に基づいて行われると共に、処
理中断後にはこれらの変数の値に基づいてトランザクシ
ョン処理が行われる。Ｖ１：書き込み元の記憶領域名を示す変数。Ｖ２：書き込み先の記憶領域名を示す変数。Ｖ３：ビット反転するか否かを示す変数。Ｖ４：実行対象の副処理を示す変数。

【０００６】また、図３において、Ｓｉは処理の内容を
示すコードであり、副処理およびｉの値によって種々の
値をとる。

【０００７】処理実行時において、先ず、ｉに１を設定
し（ステップ３０１）、Ｖ１に副処理１の書き込み元の
記憶領域名であるＡを設定し（ステップ３０２）、次い
で、ｉに１を加え（ステップ３０３）、ｉの値が変数の
数Ｎ（この例ではＮ＝４）以下であるか否かを判断する
（ステップ３０４）。

【０００８】この時点ではｉ＝２であるためＹＥＳの側
に移行し、Ｖ２に副処理１の書き込み先の記憶領域名で
あるＣを設定し（ステップ３０２）、次いで、ｉに１を
加え（ステップ３０３）、ｉの値が変数の数４以下であ
るか否かを判断する（ステップ３０４）。

【０００９】この時点ではｉ＝３であるためＹＥＳの側
に移行し、Ｖ３に副処理１でビット反転するか否かを示
す“反転”を設定し（ステップ３０２）、次いで、ｉに
１を加え（ステップ３０３）、ｉの値が変数の数４以下
であるか否かを判断する（ステップ３０４）。

【００１０】この時点ではｉ＝４であるためＹＥＳの側
に移行し、Ｖ４に副処理１の番号１を設定し（ステップ
３０２）、次いで、ｉに１を加え（ステップ３０３）、
ｉの値が変数の数４以下であるか否かを判断する（ステ
ップ３０４）。

【００１１】この時点ではｉ＝５であるためＮＯの側に
移行し、副処理１を実行する（ステップ３０５）。

【００１２】次いで、一連の副処理が終了したか否かを
判断し（ステップ３０６）、この時点では未だ副処理１
しか終了していないためＮＯの側に移行し、上記と同様
な動作を副処理２，３についても行う。

【００１３】そして、一連の副処理が終了した場合に変
数をリセットする（ステップ３０７）。

【００１４】上記の処理をまとめると次のようになる。Ｖ１＝Ａ，Ｖ２＝Ｃ，Ｖ３＝“反転”，　　Ｖ４＝１と
してから副処理１を実行し、Ｖ１＝Ｂ，Ｖ２＝Ａ，Ｖ３＝“反転”，　　Ｖ４＝２と
してから副処理２を実行し、Ｖ１＝Ｃ，Ｖ２＝Ｂ，Ｖ３＝“非反転”，Ｖ４＝３とし
てから副処理３を実行し、最後に変数をリセットする。

【００１５】一方、上記の処理が何らかの理由により実
行の途中で中断した場合は次のようにして処置する。

【００１６】例えば、上記の副処理２の実行の途中で中
断されてしまった場合を考えると、変数は、Ｖ４＝２であることから、中断したのが副処理２の途中であった
ことが分かるので、Ｖ１＝Ｂ，Ｖ２＝Ａ，Ｖ３＝“反転” で示される副処理２を行い、次いで、Ｖ１＝Ｃ，Ｖ２＝Ｂ，Ｖ３＝“非反転”，Ｖ４＝３とし
て副処理３を行い、最後に変数をリセットする。

【００１７】以上の手順で、適切なトランザクション処
理を施すことができる。

【００１８】このように従来のトランザクション処理方
式では、副処理の途中で実行が中断された場合、処理再
開時に、変数に記憶された処理内容を示すコードを参照
することにより、中断された処理の内容を判断し、適切
なトランザクション処理を施すことができた。

【００１９】

【発明が解決しようとする課題】上述したように、従来
のトランザクション処理方式にあっては、副処理の途中
で実行が中断された場合には適切なトランザクション処
理を施すことができたが、処理内容を示すコードを書き
込んでいる途中で実行が中断された場合には、処理再開
時に正しくないコードを参照してトランザクション処理
を行うことになり、適切なトランザクション処理を施せ
ない場合が起こり得るという欠点があった。

【００２０】例えば、前述した例において、副処理２の
前の変数書き込み時に、変数を、Ｖ１＝Ｂまで書き込み、Ｖ２＝Ａを書き込む直前に実行が中断された場合、変数の値は、
Ｖ１＝Ｂ，Ｖ２＝Ｃ，Ｖ３＝“反転”，Ｖ４＝１となっ
ており、Ｖ１，Ｖ２，Ｖ３に基づいて中断した処理を再
実行してしまうので、Ｂの内容をＣに書き込むという誤
った処理を行ってしまう。

【００２１】また、変数にメモリアドレス等を書き込む
場合に、１つの変数の使用バイトが大きいと、その変数
を途中まで書き換えた時に実行が中断された場合も、同
様に適切なトランザクション処理が行えなくなる。

【００２２】本発明は上記の点に鑑み提案されたもので
あり、その目的とするところは、処理再開時に適切なト
ランザクション処理が行えるように、中断した箇所を特
定することのできるデータ書き込み処理中断箇所判定方
式を提供することにある。

【００２３】

【課題を解決するための手段】本発明は上記の目的を達
成するため、データ書き込み処理が実行の途中で中断さ
れる可能性があるシステムにおけるトランザクション処
理のデータ書き込み処理中断箇所判定方式において、実
行中の処理の内容を示すコードを格納する変数として、
同じ内容が格納されるべき３個以上の変数を１組とした
変数の組を１組以上用いると共に、前記変数の組の内の
どの組を書き換え中かを示す変数を用い、処理の進行に
合わせて前記変数の組と前記どの組を書き換え中かを示
す変数とを書き換えて行き、処理が実行の途中で中断さ
れた際に、各変数の値から中断された箇所を特定するよ
うにしている。

【００２４】

【作用】本発明のデータ書き込み処理中断箇所判定方式
にあっては、処理の進行に合わせ、同じ内容が格納され
るべき３個以上の変数を１組とした変数の組を１組以上
用いて実行中の処理の内容を示すコードを格納すると共
に、その変数の組の内のどの組を書き換え中かを示す値
を他の変数に格納して行き、処理が実行の途中で中断さ
れた際に、各変数の値から中断された箇所を特定する。

【００２５】

【実施例】以下、本発明の実施例につき図面を参照して
説明する。

【００２６】図１は本発明のデータ書き込み処理中断箇
所判定方式における変数書き込み処理の一実施例を示す
フローチャートである。なお、変数Ｖは、３個で１組と
している。また、変数Ｗは組とする必要はない。

【００２７】以下、従来例で説明したのと同じ処理、す
なわち、メモリ内の記憶領域Ａ，Ｂの内容を、作業領域
Ｃを用いて入れ替え、更にビット反転させて書き込む処
理を、副処理１：Ａをビット反転させてＣに書き込む。副処理２：Ｂをビット反転させてＡに書き込む。副処理３：ＣをＢに書き込む。を経て行う場合を例として動作を説明する。

【００２８】なお、変数の組Ｖは次のように定める。Ｖ（１，１）〜Ｖ（１，３）：書き込み元の記憶領域名
を示す変数の組。Ｖ（２，１）〜Ｖ（２，３）：書き込み先の記憶領域名
を示す変数の組。Ｖ（３，１）〜Ｖ（３，３）：ビット反転するか否かを
示す変数の組。Ｖ（４，１）〜Ｖ（４，３）：実行対象の副処理を示す
変数の組。

【００２９】また、他の変数として、Ｗを、書き換え対
象の変数の組を示す変数とする。例えば、変数の組Ｖ（
３，１）〜Ｖ（３，３）を書き換えている場合は値を“
Ｖ３”と示すことにする。なお、変数Ｗには、上記以外
に、“副処理開始”，“処理終了”も設定されるものと
する。また、Ｓｉは処理の内容を示すコードであり、副
処理およびｉの値によって種々の値をとる。

【００３０】処理実行時において、先ず、ｉに１を設定
し（ステップ１０１）、Ｖ（１，１）に副処理１の書き
込み元の記憶領域名であるＡを設定し（ステップ１０２
）、Ｗに書き込みの対象となっている変数の組を示す“
Ｖ１”を設定し（ステップ１０３）、同じ組の他の変数
Ｖ（１，２），Ｖ（１，３）についても副処理１の書き
込み元の記憶領域名であるＡを設定し（ステップ１０４
，１０５）、次いで、ｉに１を加え（ステップ１０６）
、ｉの値が変数の組の数Ｎ（この例ではＮ＝４）以下で
あるか否かを判断する（ステップ１０７）。

【００３１】この時点ではｉ＝２であるためＹＥＳの側
に移行し、Ｖ（２，１）に副処理１の書き込み先の記憶
領域名であるＣを設定し（ステップ１０２）、Ｗに書き
込みの対象となっている変数の組を示す“Ｖ２”を設定
し（ステップ１０３）、同じ組の他の変数Ｖ（２，２）
，Ｖ（２，３）についても副処理１の書き込み先の記憶
領域名であるＣを設定し（ステップ１０４，１０５）、
次いで、ｉに１を加え（ステップ１０６）、ｉの値が変
数の組の数４以下であるか否かを判断する（ステップ１
０７）。

【００３２】この時点ではｉ＝３であるためＹＥＳの側
に移行し、Ｖ（３，１）に副処理１でビット反転するか
否かを示す“反転”を設定し（ステップ１０２）、Ｗに
書き込みの対象となっている変数の組を示す“Ｖ３”を
設定し（ステップ１０３）、同じ組の他の変数Ｖ（３，
２），Ｖ（３，３）についてもビット反転するか否かを
示す“反転”を設定し（ステップ１０４，１０５）、次
いで、ｉに１を加え（ステップ１０６）、ｉの値が変数
の組の数４以下であるか否かを判断する（ステップ１０
７）。

【００３３】この時点ではｉ＝４であるためＹＥＳの側
に移行し、Ｖ（４，１）に副処理１の番号１を設定し（
ステップ１０２）、Ｗに書き込みの対象となっている変
数の組を示す“Ｖ４”を設定し（ステップ１０３）、同
じ組の他の変数Ｖ（４，２），Ｖ（４，３）についても
副処理１の番号１を設定し（ステップ１０４，１０５）
、次いで、ｉに１を加え（ステップ１０６）、ｉの値が
変数の組の数４以下であるか否かを判断する（ステップ
１０７）。

【００３４】この時点ではｉ＝５であるためＮＯの側に
移行し、Ｗに“副処理開始”を設定する（ステップ１０
８）。

【００３５】そして、副処理１を実行する（ステップ１
０９）。

【００３６】次いで、一連の副処理が終了したか否かを
判断する（ステップ１１０）。なお、この判断はＶ（４
，−）の値が副処理の数３と等しいか否かで判断できる
。

【００３７】この時点では未だ副処理１しか終了してい
ないためＮＯの側に移行し、上記と同様な動作を副処理
２，３についても行う。

【００３８】そして、一連の副処理が終了した場合にＷ
に“処理終了”を設定する（ステップ１１１）。

【００３９】上記の処理をまとめると次のようになる。〔１〕　　Ｖ（１，１）＝Ａ　　，Ｗ＝“Ｖ１”，Ｖ（
１，２）＝Ａ　　，Ｖ（１，３）＝Ａ　　の順に書き換
える。〔２〕　　Ｖ（２，１）＝Ｃ　　，Ｗ＝“Ｖ２”，Ｖ（
２，２）＝Ｃ　　，Ｖ（２，３）＝Ｃ　　の順に書き換
える。〔３〕　　Ｖ（３，１）＝“反転”，Ｗ＝“Ｖ３”，Ｖ
（３，２）＝“反転”，Ｖ（３，３）＝“反転”　　の
順に書き換える。〔４〕　　Ｖ（４，１）＝１　　，Ｗ＝“Ｖ４”，Ｖ（
４，２）＝１　　，Ｖ（４，３）＝１　　の順に書き換
える。〔５〕　　Ｗ＝“副処理開始”　　とする。〔６〕　　副処理１を実行する。〔７〕　　Ｖ（１，１）＝Ｂ　　，Ｗ＝“Ｖ１”，Ｖ（
１，２）＝Ｂ　　，Ｖ（１，３）＝Ｂ　　の順に書き換
える。〔８〕　　Ｖ（２，１）＝Ａ　　，Ｗ＝“Ｖ２”，Ｖ（
２，２）＝Ａ　　，Ｖ（２，３）＝Ａ　　の順に書き換
える。

〔９〕　　Ｖ（３，１）＝“反転”，Ｗ＝“Ｖ３”，Ｖ
（３，２）＝“反転”，Ｖ（３，３）＝“反転”　　の
順に書き換える。〔１０〕　　Ｖ（４，１）＝２　　，Ｗ＝“Ｖ４”，Ｖ
（４，２）＝２　　，Ｖ（４，３）＝２　　の順に書き
換える。〔１１〕　　Ｗ＝“副処理開始”　　とする。〔１２〕　　副処理２を実行する。〔１３〕　　Ｖ（１，１）＝Ｃ　　，Ｗ＝“Ｖ１”，Ｖ
（１，２）＝Ｃ　　，Ｖ（１，３）＝Ｃ　　の順に書き
換える。〔１４〕　　Ｖ（２，１）＝Ｂ　　，Ｗ＝“Ｖ２”，Ｖ
（２，２）＝Ｂ　　，Ｖ（２，３）＝Ｂ　　の順に書き
換える。〔１５〕　　Ｖ（３，１）＝“非反転”，Ｗ＝“Ｖ３”
，Ｖ（３，２）＝“非反転”，Ｖ（３，３）＝“非反転
”の順に書き換える。〔１６〕　　Ｖ（４，１）＝３　　，Ｗ＝“Ｖ４”，Ｖ
（４，２）＝３　　，Ｖ（４，３）＝３　　の順に書き
換える。〔１７〕　　Ｗ＝“副処理開始”　　とする。〔１８〕　　副処理３を実行する。〔１９〕　　Ｗ＝“処理終了”　　とする。

【００４０】一方、上記の処理が何らかの理由により実
行の途中で中断した場合に、再開時に行う変数検証処理
を図２に示す。

【００４１】図２において、先ず、変数Ｗが“処理終了
”であるか否かを判断し（ステップ２０１）、“処理終
了”である場合には、図１のステップ１１１を通過して
いるため、中断された処理は無く、トランザクション処
理の必要はない。

【００４２】変数Ｗが“処理終了”でない場合には、変
数Ｗが“副処理開始”であるか否かを判断し（ステップ
２０２）、“副処理開始”である場合には、図１のステ
ップ１０８を通過し、ステップ１０３あるいはステップ
１１１には達していないことから、変数Ｖが示す副処理
の実行中に中断されたことがわかる。なお、この場合、
厳密には副処理が正常に完了している場合もあるが、安
全のため再実行の対象としている。

【００４３】変数Ｗが“副処理開始”でない場合には、
変数Ｗが“Ｖｉ”で、かつ、変数Ｖ（ｉ，１），Ｖ（ｉ
，２），Ｖ（ｉ，３）のうち１つでも異なるものがある
か否かを判断し（ステップ２０３）、その条件が満たさ
れている場合にはＶ（ｉ，２），Ｖ（ｉ，３）のどちら
かの書き込み中に中断されたことがわかる。

【００４４】変数Ｗが“Ｖｉ”で、かつ、変数Ｖ（ｉ，
１），Ｖ（ｉ，２），Ｖ（ｉ，３）のうち１つでも異な
るものがあるという条件が満たされない（全てが等しい
）場合には、Ｖ（ｉ＋１，１）とＶ（ｉ＋１，２）とが
等しくないか否かを判断し（ステップ２０４）、等しく
ない場合にはＶ（ｉ，３）を書き込んだ後に中断された
ことがわかる。

【００４５】Ｖ（ｉ＋１，１）とＶ（ｉ＋１，２）とが
等しい場合には、Ｖ（ｊ，１）≠Ｖ（ｊ，２）となるｊ
があるか否かを判断し（ステップ２０５）、ある場合に
はＶ（ｊ，１）を書き込んだ後に中断されたことがわか
り、ない場合にはＶ（ｉ，３）を書き込んだ後に中断さ
れたことがわかる。

【００４６】そして、上記の判定の結果に応じて適切な
トランザクション処理を施す。なお、トランザクション
処理の形態はシステムの性質において種々に考えられる
ため、特定することはできない。例えば、正しくない変
数Ｖの値を正しいものに変更してから処理を再開したり
、全ての処理をやり直したりする等が考えられる。

【００４７】例えば、前記した書き込み処理の〔１６〕
のＶ（４，２）に３を書き込んでいる途中で実行が中断
され、Ｖ（４，２）の値が不正な値（Ｘとする。）とな
ってしまった場合、処理再開時には、Ｗ＝“Ｖ４” Ｖ（１，１）〜Ｖ（１，３）＝ＣＶ（２，１）〜Ｖ（２，３）＝ＢＶ（３，１）〜Ｖ（３，３）＝“非反転”Ｖ（４，１）
＝３　　　　Ｖ（４，２）＝Ｘ　　　　Ｖ（４，３）＝
２となっている。

【００４８】従って、図２の変数検証処理を行うと、ス
テップ２０３でＹＥＳの側に移行することとなり、Ｖ（
４，２）の書き込み中に中断されたことがわかる。

【００４９】そして、Ｖ（４，２），Ｖ（４，３）を３
に書き換え、〔１７〕以降の処理を行うことにより、適
切なトランザクション処理が施せる。

【００５０】

【発明の効果】以上説明したように、本発明のデータ書
き込み処理中断箇所判定方式にあっては、処理がどの時
点で中断されたものであっても、中断した箇所が明確に
特定できるため、適切なトランザクション処理を施せる
という効果がある。

【図面の簡単な説明】

【図１】本発明のデータ書き込み処理中断箇所判定方式
における変数書き込み処理の一実施例を示すフローチャ
ートである。

【図２】本発明のデータ書き込み処理中断箇所判定方式
における変数検証処理の一実施例を示すフローチャート
である。

【図３】従来のトランザクション処理方式における変数
書き込み処理を示すフローチャートである。

【符号の説明】

Claims

【特許請求の範囲】

【請求項１】　　データ書き込み処理が実行の途中で中
断される可能性があるシステムにおけるトランザクショ
ン処理のデータ書き込み処理中断箇所判定方式において
、実行中の処理の内容を示すコードを格納する変数とし
て、同じ内容が格納されるべき３個以上の変数を１組と
した変数の組を１組以上用いると共に、前記変数の組の
内のどの組を書き換え中かを示す変数を用い、処理の進
行に合わせて前記変数の組と前記どの組を書き換え中か
を示す変数とを書き換えて行き、処理が実行の途中で中
断された際に、各変数の値から中断された箇所を特定す
ることを特徴としたデータ書き込み処理中断箇所判定方
式。