JPS626324A - デ−タ検出装置 - Google Patents
デ−タ検出装置Info
- Publication number
- JPS626324A JPS626324A JP60144489A JP14448985A JPS626324A JP S626324 A JPS626324 A JP S626324A JP 60144489 A JP60144489 A JP 60144489A JP 14448985 A JP14448985 A JP 14448985A JP S626324 A JPS626324 A JP S626324A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- detected
- transfer
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[技術分野]
本発明は、システム内において転送中の文字列データあ
るいは画像データ等を検出対象とするデータ検出装置に
関するものである。
るいは画像データ等を検出対象とするデータ検出装置に
関するものである。
[従来技術]
従来、特定の文字列等の所望のデータを多数のデータか
ら成るデータ群から検出する場合、そのデータ群を一旦
ランダムアクセス可能なメモリに格納し、マイクロプロ
セッサ(CPU)によって、1バイトづつ順次読出して
指定の文字列かどうか照合することにより検出を行なっ
ていた。
ら成るデータ群から検出する場合、そのデータ群を一旦
ランダムアクセス可能なメモリに格納し、マイクロプロ
セッサ(CPU)によって、1バイトづつ順次読出して
指定の文字列かどうか照合することにより検出を行なっ
ていた。
第5図は、この手順の一例を示したフローチャートであ
る。同図は、多数の文字列データの中から3文字を検出
する場合を例にとっている。また、検出したい文字列を
A、B、Cの3文字としている。
る。同図は、多数の文字列データの中から3文字を検出
する場合を例にとっている。また、検出したい文字列を
A、B、Cの3文字としている。
検出動作は次のように行なわれる。まず、検査すべきデ
ータは一旦メモリに格納される(第5図処理28)。次
に、検出したい文字列A、B、Cの設定(処理29)と
、上記検査データが格納された先頭アドレスADDの設
定(処理30)が行なわれる。
ータは一旦メモリに格納される(第5図処理28)。次
に、検出したい文字列A、B、Cの設定(処理29)と
、上記検査データが格納された先頭アドレスADDの設
定(処理30)が行なわれる。
検出は、メモリに格納されたデータを先頭から順次読出
して、検出文字と比較することによって行なわれる。す
なおち、メモリアドレスADDの内容を読出し、その内
容と検出したい第1文字Aを照合する(処理31)。こ
のとき、一致していなければ、メモリアドレスADDを
+1して同じ処理をくり返す(処理37と31)。両者
が一致すれば、メモリアドレスADDを+1して、メモ
リデータを読出し、第2文字Bと照合する(処理32と
33)。このとき、一致していなければ、第1文字^の
照合(処理31)にもどり、上述の処理をくり返す。も
し、第2文字Bが一致していれば、メモリアドレスを+
1して、メモリデータを読出し、第3文字Cと照合する
(処理34と35)。
して、検出文字と比較することによって行なわれる。す
なおち、メモリアドレスADDの内容を読出し、その内
容と検出したい第1文字Aを照合する(処理31)。こ
のとき、一致していなければ、メモリアドレスADDを
+1して同じ処理をくり返す(処理37と31)。両者
が一致すれば、メモリアドレスADDを+1して、メモ
リデータを読出し、第2文字Bと照合する(処理32と
33)。このとき、一致していなければ、第1文字^の
照合(処理31)にもどり、上述の処理をくり返す。も
し、第2文字Bが一致していれば、メモリアドレスを+
1して、メモリデータを読出し、第3文字Cと照合する
(処理34と35)。
このとき、一致していなければ第1文字Aの照合(処理
31)にもどり、上記の処理をくり返す、ここで、一致
したとき1文字列ABCを検出したことになる(処理3
6)。
31)にもどり、上記の処理をくり返す、ここで、一致
したとき1文字列ABCを検出したことになる(処理3
6)。
以上のように、従来の方法では、メモリの読出し、デー
タの照合、アドレスのカウント等の処理が必要となり、
所望のデータを検出するのに長い処理時間を要していた
。特に、アクセス時間の長い磁気メモリ等では、この検
出時間が長く1問題になるケースが少なくなかった。
タの照合、アドレスのカウント等の処理が必要となり、
所望のデータを検出するのに長い処理時間を要していた
。特に、アクセス時間の長い磁気メモリ等では、この検
出時間が長く1問題になるケースが少なくなかった。
[目的コ
本発明は、検出時間を短縮し得るデータ検出装置を提供
することを目的とする。
することを目的とする。
[構成]
本発明は、転送中のデータを常時レジスタ群にとり込み
ながら、同時に基準データと照合を行なうことによって
、データ転送と同時に所望のデータが検出できるように
したことを特徴としている。
ながら、同時に基準データと照合を行なうことによって
、データ転送と同時に所望のデータが検出できるように
したことを特徴としている。
第1図は1本発明の一実施例を示したものであり、任意
のシステムにおけるマイクロコンピュータ(以下、 M
C0Mと称す)1とメモリ2の間に本発明による検出袋
@3を付加した場合の構成図である。
のシステムにおけるマイクロコンピュータ(以下、 M
C0Mと称す)1とメモリ2の間に本発明による検出袋
@3を付加した場合の構成図である。
MC0M 1と検出装置l!3は、データバスライン及
び制御線で接続されており、 MCOMIによってあら
かじめ検出したい文字列等のデータを検出装置3に設定
しておけば、システム稼動中に検出装置3がその文字列
を検出したとき、検出信号DETを出力する。その検出
装置3のブロック構成図を第2図に示す、同図は、検出
データを3バイト(3文字相当)として構成した例であ
る。
び制御線で接続されており、 MCOMIによってあら
かじめ検出したい文字列等のデータを検出装置3に設定
しておけば、システム稼動中に検出装置3がその文字列
を検出したとき、検出信号DETを出力する。その検出
装置3のブロック構成図を第2図に示す、同図は、検出
データを3バイト(3文字相当)として構成した例であ
る。
検出データ保持回路5は、データバスDBから検出した
いデータを受信し、それを保持する回路であり+ MC
OMIからのストローブ信号STIにより動作する3つ
のラッチ回路8,9.10より構成されている。
いデータを受信し、それを保持する回路であり+ MC
OMIからのストローブ信号STIにより動作する3つ
のラッチ回路8,9.10より構成されている。
転送データ保持回路6は、データバスDBから転送中の
データを常時受信し保持する回路であり。
データを常時受信し保持する回路であり。
MCOMIからのストローブ信号ST2により動作する
3つのラッチ回路11,12.13より構成されている
。
3つのラッチ回路11,12.13より構成されている
。
照合判定回路7は、検出データ保持回路5と転送データ
保持回路6の内容を照合し、両者が一致したとき、検出
信号DETを出力する回路であり、3つの照合回路14
,15.16と、これらの回路を適宜選択するデータを
設定するためのラッチ回路22と、このラッチ回路に設
定されたデータにより照合回路を選択するためのオア回
路17,18.19およびアンド回路20、そしてデー
タ検出時にセットされるフリップフロップ21を有して
いる。
保持回路6の内容を照合し、両者が一致したとき、検出
信号DETを出力する回路であり、3つの照合回路14
,15.16と、これらの回路を適宜選択するデータを
設定するためのラッチ回路22と、このラッチ回路に設
定されたデータにより照合回路を選択するためのオア回
路17,18.19およびアンド回路20、そしてデー
タ検出時にセットされるフリップフロップ21を有して
いる。
次に、第3図のタイムチャートを参照しながら検出デー
タ3文字を例として動作説明を行なう。
タ3文字を例として動作説明を行なう。
同図(a)はデータバスラインのデータであり、記号A
。
。
B、Cは検出したい文字列、Lは照合回路14,15.
15を選択するためのデータ、Xは転送中の任意の検査
データをそれぞれ示す。
15を選択するためのデータ、Xは転送中の任意の検査
データをそれぞれ示す。
まず、初期設定として・、検出データA、B、Cと照合
回路選択データLがそれぞれラッチ回路8,9,10゜
22にセットされる。すなわち、MC0M 1からスト
ローブ信号5TI(同図(b))およびSr1 (同図
(f))と共に。
回路選択データLがそれぞれラッチ回路8,9,10゜
22にセットされる。すなわち、MC0M 1からスト
ローブ信号5TI(同図(b))およびSr1 (同図
(f))と共に。
上記設定データA、B、CおよびLが送られると(同図
(a))、検出データ保持回路5は、ストローブ信号S
TIのタイミングで順次検出データA、B、Cをとり込
み、3つのラッチ回路8,9.10に保持する(同図(
C)。
(a))、検出データ保持回路5は、ストローブ信号S
TIのタイミングで順次検出データA、B、Cをとり込
み、3つのラッチ回路8,9.10に保持する(同図(
C)。
(d)、(e))。また、ラッチ回路22は、ストロー
ブ信号ST3のタイミングで照合回路選択データLをと
り込み保持する(同図(g))。
ブ信号ST3のタイミングで照合回路選択データLをと
り込み保持する(同図(g))。
このラッチ回路22に保持される照合回路選択データL
は、オア回路17,18,19を適宜マスクして照合回
路14,15.16を選択し、アンド回路20のアンド
条件をコントロールする信号であり、照合すべき文字数
およびバイト位置に見合ったデータが設定される。つま
り、A、B、C3文字すべて照合する場合は、L =
”000”とする。また、3文字中の特定の2文字を照
合したい場合は、L=”010″″などの様に、照合不
要なバイト位置には01 ′1を立ててオア回路の一方
の入力にrz 1 *+を与え、照合結果をマスクする
。
は、オア回路17,18,19を適宜マスクして照合回
路14,15.16を選択し、アンド回路20のアンド
条件をコントロールする信号であり、照合すべき文字数
およびバイト位置に見合ったデータが設定される。つま
り、A、B、C3文字すべて照合する場合は、L =
”000”とする。また、3文字中の特定の2文字を照
合したい場合は、L=”010″″などの様に、照合不
要なバイト位置には01 ′1を立ててオア回路の一方
の入力にrz 1 *+を与え、照合結果をマスクする
。
同図タイムチャートの例では、L=”000”である。
検出動作は、次の様に行なわれる。
MCOMIがデータの転送を行なうと、データバスDB
上には転送データが現われる(同図(a))。同図(a
)は任意の転送データXの中に検出したい文字A。
上には転送データが現われる(同図(a))。同図(a
)は任意の転送データXの中に検出したい文字A。
B、Cが混在している様子を示している。
この転送データはMCOMIからデータと共に送られる
ストローブ信号5T2(同図(h))によって、転送デ
ータ保持回路6に常時とり込まれ、3つのラッチ回路1
1,12.13には、転送中の3文字が常に設定されて
いる(同図(i) 、 (j) 、 (k)) −もし
、転送中のデータの中に検出したい文字列A、B、Cが
現われると(同図(a)中はど)、3文字目Cの転送時
点で、照合判定回路7内の照合回路14,15゜16が
、検出データ保持回路5の保持データ(同図(c) 、
(d) 、 (e) )と転送データ保持回路6の保
持データ(同図(i) 、 (j) 、 (k) )と
の一致をそれぞれ検出する。それらの一致検出信号が、
オア回路17,18.19を経由してアンド回路20に
入り、アンド条件が成立して、フリップフロップ21が
セットされ、その出力が検出信号DET (同図(Q)
)となる。
ストローブ信号5T2(同図(h))によって、転送デ
ータ保持回路6に常時とり込まれ、3つのラッチ回路1
1,12.13には、転送中の3文字が常に設定されて
いる(同図(i) 、 (j) 、 (k)) −もし
、転送中のデータの中に検出したい文字列A、B、Cが
現われると(同図(a)中はど)、3文字目Cの転送時
点で、照合判定回路7内の照合回路14,15゜16が
、検出データ保持回路5の保持データ(同図(c) 、
(d) 、 (e) )と転送データ保持回路6の保
持データ(同図(i) 、 (j) 、 (k) )と
の一致をそれぞれ検出する。それらの一致検出信号が、
オア回路17,18.19を経由してアンド回路20に
入り、アンド条件が成立して、フリップフロップ21が
セットされ、その出力が検出信号DET (同図(Q)
)となる。
この場合、同図(a)の後半部分に示すように、転送デ
ータ中に、仮りにA、B、Cのいずれか一文字づつ出現
したとしても、アンド回路20の条件が成立しないので
、検出信号DETは出力されることはない。
ータ中に、仮りにA、B、Cのいずれか一文字づつ出現
したとしても、アンド回路20の条件が成立しないので
、検出信号DETは出力されることはない。
以上、検出データ3文字を例に説明を行なったが、3文
字以内の場合は、初期設定において必要な検出文字数だ
け転送すること、そして、ラッチ回路22に設定するデ
ータLをそれに応じて決定すればよい。
字以内の場合は、初期設定において必要な検出文字数だ
け転送すること、そして、ラッチ回路22に設定するデ
ータLをそれに応じて決定すればよい。
また、3文字以上の場合は、本方式に準じてハードの増
設を行なえばよい。すなわち、検出したい文字数をNと
すれば、検出データ保持回路5および転送データ保持回
路6および照合判定回路7での照合回路をそれぞれN個
づつ設け、それに併なう配線を増せばよい。
設を行なえばよい。すなわち、検出したい文字数をNと
すれば、検出データ保持回路5および転送データ保持回
路6および照合判定回路7での照合回路をそれぞれN個
づつ設け、それに併なう配線を増せばよい。
なお、上記実施例においては、説明の都合上。
1バイトを1文字と表現してきたが、これは文字コード
に限らず画像データ等の1バイトデータでも同様に検出
できる。もし、1バイトに満たないビット単位の照合を
行ないたいときは、ハードの改造で対処できる。
に限らず画像データ等の1バイトデータでも同様に検出
できる。もし、1バイトに満たないビット単位の照合を
行ないたいときは、ハードの改造で対処できる。
そのための回路例を第4図に示す。同図において、第2
図と同一符号は同一部分を示す。同図に示すように、ビ
ット長保持回路23とゲート回路゛24゜25.26を
増設することにより可能となる。すなわち、初期設定時
に照合不要なビットデータをビット長保持回路23にパ
1″′として設定しておき、各バイトにおけるビットの
照合を必要に応じて一部マスクすればよい。例えば、1
バイトデータのうち下位4ビツトを照合するのであれば
’11110000”。
図と同一符号は同一部分を示す。同図に示すように、ビ
ット長保持回路23とゲート回路゛24゜25.26を
増設することにより可能となる。すなわち、初期設定時
に照合不要なビットデータをビット長保持回路23にパ
1″′として設定しておき、各バイトにおけるビットの
照合を必要に応じて一部マスクすればよい。例えば、1
バイトデータのうち下位4ビツトを照合するのであれば
’11110000”。
上位2ビツトおよび下位3ビツトの照合であれば“00
111000”という様に決めればよい。
111000”という様に決めればよい。
[効果]
以上の様に本発明によれば、データの転送中に所望のデ
ータの検出が可能となるので、わざわざデータ検出のた
めの時間を設ける必要がなくなると共に、その検出時間
もメモリのアクセス、アドレスのカウント等が不要とな
ることから大巾に短縮できる。
ータの検出が可能となるので、わざわざデータ検出のた
めの時間を設ける必要がなくなると共に、その検出時間
もメモリのアクセス、アドレスのカウント等が不要とな
ることから大巾に短縮できる。
また、検出データ等の初期設定さえ済ませば、後はデー
タ転送中のシステムには一切影響を及ぼすことなく所望
のデータの検出が可能となり、システムの稼動率を大巾
に向上させることができる。
タ転送中のシステムには一切影響を及ぼすことなく所望
のデータの検出が可能となり、システムの稼動率を大巾
に向上させることができる。
第1図は本発明の一実施例を示すデータ検出装置のシス
テム構成図、第2図はそのデータ検出装置の内部ブロッ
ク構成図、第3図(a)〜(Q)はデータ検出装置のタ
イムチャート、第4図はビット単位照合時での増設部分
の説明図、第5図は従来行なわれていたデータ検出方式
の一例を示すフローチャートである。 1・・・MC0M、 2・・・メモリ、3・・・検出装
置、5・・・検出データ保持回路、6・・・転送データ
保持回路、8〜13.22・・・ラッチ回路、14〜1
6・・・照合回路、17〜19・・・オア回路、20・
・・アンド回路。 21・・・ フリップフロップ、23・・・ ビット長
保持回路、24〜26・・・ゲート回路。 第1図
テム構成図、第2図はそのデータ検出装置の内部ブロッ
ク構成図、第3図(a)〜(Q)はデータ検出装置のタ
イムチャート、第4図はビット単位照合時での増設部分
の説明図、第5図は従来行なわれていたデータ検出方式
の一例を示すフローチャートである。 1・・・MC0M、 2・・・メモリ、3・・・検出装
置、5・・・検出データ保持回路、6・・・転送データ
保持回路、8〜13.22・・・ラッチ回路、14〜1
6・・・照合回路、17〜19・・・オア回路、20・
・・アンド回路。 21・・・ フリップフロップ、23・・・ ビット長
保持回路、24〜26・・・ゲート回路。 第1図
Claims (2)
- (1)転送タイミング信号に同期して転送中のデータか
ら順次データを取り込み絶えず一定量のデータを保持す
る転送データ保持回路と、予め検出したいデータを保持
する検出データ保持回路と、前記各データ保持回路の出
力を照合する照合回路とを有し、両出力が一致したとき
にデータ検出信号を取り出すことを特徴とするデータ検
出装置。 - (2)特許請求の範囲第1項記載において、前記照合回
路が複数の場合に、任意の照合回路を選択する回路を設
けたことを特徴とするデータ検出装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60144489A JPS626324A (ja) | 1985-07-03 | 1985-07-03 | デ−タ検出装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60144489A JPS626324A (ja) | 1985-07-03 | 1985-07-03 | デ−タ検出装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS626324A true JPS626324A (ja) | 1987-01-13 |
Family
ID=15363517
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60144489A Pending JPS626324A (ja) | 1985-07-03 | 1985-07-03 | デ−タ検出装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS626324A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012514788A (ja) * | 2009-01-07 | 2012-06-28 | マイクロン テクノロジー, インク. | パターン認識プロセッサのためのバス |
JP2015508588A (ja) * | 2011-12-15 | 2015-03-19 | マイクロン テクノロジー, インク. | ステートマシンラチスにおけるブール型論理 |
-
1985
- 1985-07-03 JP JP60144489A patent/JPS626324A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012514788A (ja) * | 2009-01-07 | 2012-06-28 | マイクロン テクノロジー, インク. | パターン認識プロセッサのためのバス |
US11023758B2 (en) | 2009-01-07 | 2021-06-01 | Micron Technology, Inc. | Buses for pattern-recognition processors |
JP2015508588A (ja) * | 2011-12-15 | 2015-03-19 | マイクロン テクノロジー, インク. | ステートマシンラチスにおけるブール型論理 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3996449A (en) | Operating system authenticator | |
US5541942A (en) | Method and system for testing memory utilizing specific bit patterns | |
JPS626324A (ja) | デ−タ検出装置 | |
JPH07101460B2 (ja) | コード検出装置 | |
US5778196A (en) | Method and device for identifying a bus memory region | |
US6701472B2 (en) | Methods for tracing faults in memory components | |
JPS5856291A (ja) | ランダムアクセスメモリの検査方法 | |
JP2953878B2 (ja) | データ転送システム | |
US6766488B2 (en) | Compressing information using CAM for narrow bit pattern output | |
JP2625361B2 (ja) | 論理回路分割結果照合装置 | |
JPS61198814A (ja) | トリガ検出回路 | |
JP2808303B2 (ja) | Icデバイステスト装置 | |
JP3374377B2 (ja) | 通信プロトコル処理方法 | |
JPS61267836A (ja) | デ−タ処理装置 | |
JP2004187114A (ja) | アドレスフィルタリング装置 | |
JPH04364577A (ja) | 特定データパターン検出方法 | |
JPH04296936A (ja) | マイクロコンピュータのテスト・モード設定回路 | |
JPS62128636A (ja) | フレ−ム障害検出方式 | |
JPH04352061A (ja) | シリアルデータ受信装置 | |
JPH0546498A (ja) | 伝送データ分析装置 | |
JPH01150946A (ja) | 入力信号記憶表示装置 | |
JPH04260910A (ja) | 中央処理装置のクロック停止回路 | |
JPH0433147A (ja) | データ通信装置 | |
JPH07193561A (ja) | フォーマット同期処理方式及び装置 | |
JPH0468869A (ja) | 可変長コード検出回路 |