JPS60120560A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS60120560A
JPS60120560A JP22846483A JP22846483A JPS60120560A JP S60120560 A JPS60120560 A JP S60120560A JP 22846483 A JP22846483 A JP 22846483A JP 22846483 A JP22846483 A JP 22846483A JP S60120560 A JPS60120560 A JP S60120560A
Authority
JP
Japan
Prior art keywords
layer
gold
metal
electrode
germanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP22846483A
Other languages
English (en)
Other versions
JPH0216589B2 (ja
Inventor
Kenichi Imamura
健一 今村
Naoki Yokoyama
直樹 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP22846483A priority Critical patent/JPS60120560A/ja
Publication of JPS60120560A publication Critical patent/JPS60120560A/ja
Publication of JPH0216589B2 publication Critical patent/JPH0216589B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 本発明は、化合物半導体で構成され、且つ、接合を有し
、その接合の上方に電極が形成された、例えば、バイポ
ーラ・トランジスタを含むような半導体装置の改良に関
する。
従来技術と問題点 近年、GaAs系電界効果半導体装置或いはへテロ接合
を有し2次元電子ガスを利用して高速動作を可能とした
化合物半導体電界効果半導体装置等、化合物半導体で構
成された電界効果半導体装置の研究、開発が盛んである
然し乍ら、電界効果半導体装置に依る電流駆動能力には
限界があるので、同一面積でも、より電流駆動能力が高
い、従って、スイッチング速度が大であるバイポーラ・
トランジスタを有する半導体装置の実用化が望まれると
ころである。
従来、AnGaAs−GaAs系へテロ接合バイポーラ
半導体装置として図に見られる構成のものが知られてい
る。
図に於いて、1はn+型GaAs基板、2ばn+型G 
a A Sバッファ層、3はn−型GaAsコレクク層
、4はp+型GaASヘース層、5はn+型AllGa
Asエミツタ層、6はn+型GaAsコンタクト層、7
は二酸化シリコン(SiOz)膜、8は素子間分離領域
、9はベース電極、10はエミッタ電極、11はコレク
タ電極をそれぞれ示している。
通常、この半導体装置に於けるベース電極9は金/亜鉛
/金(Au/Zn/Au)で構成されていて、その厚さ
ば、100 〔人)/100(人〕/3000[人〕で
あり、また、コレクタ電極11は金・ゲルマニウム/金
(Au−Ge/Au)で構成されていて、その厚さは、
200〔人〕/2800 (人〕である。
ところで、この半導体装置に於いては、エミッタ電極1
0について重大な問題を抱えている。
即ら、ここで、n“型A/GaAsエミッタ層5の厚さ
が2000 [人]、n+型GaAsコンタクト層6の
厚さが1000 C人〕であるとし、そして、エミッタ
電極10として、コレクタ電極11と同様にA u −
G e / A uで構成し、その厚さを200 〔人
)/2800C人〕とすると、コレクタ電極11とn+
型GaAsコンタクト層6とのオーミック・コンタクト
を採った場合、合金化層が約4000 C人〕の深さに
まで拡がり、n+型GaAsコンタクト層6及びn+型
A7!GaAsエミッタ層5を突き抜け、更には、厚さ
が500〔人〕〜100 〔人〕程度であるp+型Ga
Asベース層4まで貫通してn−型GaAsコレクタ層
2にまで到達し、バイポーラ半導体装置としての機能を
果すことが不可能になる。
一般に、このような問題を解決するには、次の二つの手
段が考えられる。
その一つは、エミッタ’UMIOのAu−Ge/Au層
に於けるAu層の厚さを1000 C人〕程度にまで薄
(し、合金化層の拡がりを深さ2000 〔人〕程度に
抑えること(前者)、他の−っとしては、n+型GaA
sコンタクト層6の厚さを充分に厚く、例えば、200
0 (人〕〜3000〔人〕程度にして合金化層の拡が
りに対処することができるようにすること(後者)であ
る。
然し乍ら、これらの二つの手段は、n”型AAGaAs
エミッタ層5及びn+型GaAsコンタクト層6に依り
段差の点からすると問題である。
即ち、前者では、エミッタ電極10が薄くなり過ぎ、後
者では、n+型GaAsコンタクト層6が厚くなり過ぎ
、これらは何れの場合もエミッタ電極10の断線に結び
付くものであり、半導体装置の高集積化に対しては特に
不利である。また、A u、 −G eのみで電極を構
成することも考えられるが、Au−Geを厚く形成する
と半導体層との密着性が悪くなる旨の問題を生ずる。
発明の目的 本発明は、前記のように、化合物半導体で構成され、且
つ、接合を有し、その接合の上方に電極が形成された半
導体装置に於いて、電極の構成に僅かな改変を施すのみ
で電極金属に依る接合の短絡化を防止すると共に段差に
依る電極の断線も防止されるようにする。
発明の構成 本発明の半導体装置では、基本的には、少なくとも一つ
の接合を形成する多層の化合物半導体層と、該化合物半
導体層の最上層表面に順に形成された金・ゲルマニウム
/金・ゲルマニウムと反応しない金属の少なくとも2層
からなる電極とを備え°Cなる構成を採り、或いは、少
なくとも一つの接合を形成する多層の化合物半導体層と
、該化合物半導体層の最上層表面に順に形成された金・
ゲルマニウム/前記化合物半導体層を構成する元素、と
相互拡散する金属/金・ゲルマニウムと反応しない金属
の少なくとも3層からなる電極とを備えてなる構成を採
り、前記化合物半導体層を構成する元素と相互拡散する
金属層を薄く、また、金・ゲルマニウムと反応しない金
属層を比較的厚くそれぞれ形成するものである。尚、G
aAlAs中のGa元素或いはrnP中のIn元素と相
互拡散する金属としては、Au、銀(Ag)、 ニッケ
ル(Ni)等を挙げることができる。
発明の実施例 図に於けるn+型Al1GaAsエミッタ層5の厚さを
約2000 C人〕程度、また、n+型GaAsコンタ
クト層6の厚さを約1000 C人〕程度とし、エミッ
タ電極10の構成を、n +型GaAsコンタクト層6
に近い側から、厚さ約200〔人〕程度の金・ゲルマニ
ウム層、厚さ約1000 〔人〕程度の金層、厚さ約2
000 C人〕乃至4000 [人〕程度のタングステ
ン・シリサイド(WSi)層で構成する。尚、この場合
のWSi層はAu或いはAu−Geと反応しない他の金
属、例えばT iWS i、 WN、 T i N等に
代替することができる。
この実施例に於いては、n+型AβGaAsエミッタ層
5及びn+型GaAsコンタクト層6ともに充分に薄い
ので、それに依る段差は然程大きくはならない。
また、n+型GaAsコンタクト層6が薄くても、電極
金属の合金化に寄与する金層が約1000〔人〕程度と
薄いので、合金化層は約2000〔人〕程度しか進行せ
ずヘテロ接合を突き抜けることはない。
更にまた、前記の如く、n+型/’j!GaAs層5及
びn+型GaASコンタクト層6に依る段差が小さいこ
と、しかも、金と反応しない金属層であるWSi層が厚
く形成されていることから金層が薄くても電極全体とし
ては断線を生しることがない。
尚、前記実施例では、Au−Ge層とWSi層との間に
Au層を形成したが、場合に依っては、それを省略する
こともできる。その際、若干オーミック抵抗が高くなる
ことは当然である。
発明の効果 本発明の半導体装置は、少なくとも一つの接合を形成す
る多層の化合物半導体層と、該化合物半導体層の最上層
表面に順に形成された金・ゲルマニウム/金・ゲルマニ
ウムと反応しない金属の少なくとも2層からなる電極と
を備えてなる構成、或いは、少なくとも一つの接合を形
成する多層の化合物半導体層と、該化合物半導体層の最
上層表面に順に形成された金・ゲルマニウム/核化合物
半導体層を構成する元素と相互拡散する金属/金・ゲル
マニウムと反応しない金属の少なくとも3層からなる電
極とを備えてなる構成に採っているので、前記化合物半
導体層の最上層表面から接合までの距離を短くすること
が可能であること及び前記金・ゲルマニウム層上には金
・ゲルマニウムと反応しない金属層を厚く形成しである
ことから電極の断線は防止される。また、前記金・ゲル
マニウム層と、前記金・ゲルマニウムと反応しない金属
層との間に前記化合物半導体層を構成する元素と相互拡
散する金属層を形成するので、前記化合物半導体層の最
上層表面から接合までの距離が短くても、前記化合物半
導体層を構成する元素と相互拡散する金属層の厚さを薄
くして該金属に依る接合の突き抜けを防止することがで
きる。
【図面の簡単な説明】
図はへテロ接合バイポーラ半導体装置の要部切断側面図
である。 図に於いて、■はn+型GaAs基板、2はn+型Ga
Asバッファ層、3はn−型GaAs’:Jレクタ層、
4はp+型GaAsベース層、5はn+型A#GaAs
エミック層、6はn+型GaAsコンタクト層、7は二
酸化シリコン(Si02)膜、8は素子間分離領域、9
はヘース電極、10はエミッタ電極、11はコレクタ電
極である。 特許出願人 冨士通株式会社 代理人弁理士 相 谷 昭 司 代理人弁理士 渡 邊 弘 −

Claims (2)

    【特許請求の範囲】
  1. (1) 少なくとも一つの接合を形成する多層の化合物
    半導体層と、該化合物半導体層の最上層表面に順に形成
    された金・ゲルマニウム/金・ゲルマニウムと反応しな
    い金属の少なくとも2層からなる電極とを備えてなるこ
    とを特徴とする半導体装置。
  2. (2)少なくとも一つの接合を形成する多層の化合物半
    導体層と、該化合物半導体層の最上層表面に順に形成さ
    れた金・ゲルマニウム/核化合物半導体層を構成する元
    素と相互拡散する金属/金・ゲルマニウムと反応しない
    金属の少なくとも3層からなる電極とを備えてなること
    を特徴とする半導体装置。
JP22846483A 1983-12-05 1983-12-05 半導体装置 Granted JPS60120560A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22846483A JPS60120560A (ja) 1983-12-05 1983-12-05 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22846483A JPS60120560A (ja) 1983-12-05 1983-12-05 半導体装置

Publications (2)

Publication Number Publication Date
JPS60120560A true JPS60120560A (ja) 1985-06-28
JPH0216589B2 JPH0216589B2 (ja) 1990-04-17

Family

ID=16876890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22846483A Granted JPS60120560A (ja) 1983-12-05 1983-12-05 半導体装置

Country Status (1)

Country Link
JP (1) JPS60120560A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6212164A (ja) * 1985-07-10 1987-01-21 Fujitsu Ltd 半導体装置
JPH01184870A (ja) * 1988-01-13 1989-07-24 Nec Corp ヘテロバイポーラトランジスタおよびその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5880872A (ja) * 1981-11-09 1983-05-16 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JPS58173861A (ja) * 1982-04-07 1983-10-12 Nec Corp 化合物半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5880872A (ja) * 1981-11-09 1983-05-16 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JPS58173861A (ja) * 1982-04-07 1983-10-12 Nec Corp 化合物半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6212164A (ja) * 1985-07-10 1987-01-21 Fujitsu Ltd 半導体装置
JPH01184870A (ja) * 1988-01-13 1989-07-24 Nec Corp ヘテロバイポーラトランジスタおよびその製造方法

Also Published As

Publication number Publication date
JPH0216589B2 (ja) 1990-04-17

Similar Documents

Publication Publication Date Title
US8558381B2 (en) Semiconductor device
JPH0516189B2 (ja)
US20200243671A1 (en) Semiconductor element
JPS60120560A (ja) 半導体装置
JPS59123272A (ja) 化合物半導体装置
JPS5879773A (ja) 電界効果トランジスタ
JPH0291975A (ja) 半導体装置
JPS62291181A (ja) 電界効果型半導体装置
JPS60102770A (ja) 半導体装置
JPS5992575A (ja) 半導体集積回路装置におけるシヨツトキバリアダイオ−ド
JPH065688B2 (ja) 半導体装置
JPH0346973B2 (ja)
JPH0439228B2 (ja)
JPS63234562A (ja) 半導体装置の電極
JPH0128689Y2 (ja)
JP3338914B2 (ja) 半導体装置及び半導体装置の製造方法
JPS61220462A (ja) 化合物半導体装置
JP2523168Y2 (ja) 化合物半導体装置
JPS62203370A (ja) 半導体装置
JPH0496374A (ja) 半導体装置
JPH0246773A (ja) 化合物半導体装置およびその電極形成方法
JP2664174B2 (ja) 電界効果トランジスタ
JP2707576B2 (ja) 半導体装置
JPS63132476A (ja) 半導体装置
JPS6081859A (ja) シヨツトキ−障壁半導体装置