JPS5858759A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はバイボー２型の半導体装置に関する。

従来のバイポーラ型のトランジスタは、纂１図に示すよ
うに、ｐ型半導体基板１にｎ型埋込み層１８を形成し、
基板表面にエピタキシアル層２を形成し、このエピタキ
シアル層２を厚い酸化膜６で電気的に絶縁分離する。こ
の絶縁分離されたエピタキシアル層２の中にｎ型コレク
タ領域８．ペース領域１０．ｎ型工ｉツタ領域１１を形
成し、コレクタ・エミッタ・ペースの順に各電極コンタ
クト部を並べて開孔し、ここにチタン−タングステン合
金層１６とアルミニウム／１１７ｂ、１７Ｃ。

１７ｅ形成して作られる。この図で破＠Ａで囲まれたベ
ース′領域はペース電極からの直列抵抗が高イ為にバイ
アスされず工きツタからの電子の注入はほとんどない。

エミ、り領域直下でペース電極に比較的近い破線Ｂで囲
まれたペース領域で電子がエンツタより注入されトラン
ジスタ動作をする。

従って、図のコレクタ領域８の抵抗Ｒａと埋込み層１８
の抵抗Ｒｂとペーストランジスタアクション領域直下の
ｎ型エヒタキシアル層２の抵抗’Ｒｅの和がトランジス
タのコレクタ電極ミ、り関直列抵抗となる。従って、ト
ランジスタの電流駆動訃力を決定する最も重要なこのコ
レクタ、エミ、り関直列抵抗を小さくする事は極めて困
難となる。

また、こうしたトランジスタのコレクタとエミ。

りとベースが別のホトレジスト工程に依って形成される
為にコレクタ電極１７ｃとエミ、り電極１７Ｃ，エンツ
タ電極１７ｅとベース電極１７ｂの間に相当の間隔を必
要とする。このため、いわゆるアイソプレーナｌ技術が
確立されても超高集積度ＭＯ８と比較すると集積度にお
いて劣るという欠点があった。

本発明の目的は上記欠点を除去し、バイボー２型トラン
ジスタのコレクタ・エミ、り関直列姐抗を下げ、かつ集
積度の高いバイポーラ型の半導体装置を提供することＫ
ある。

本発明の半導体装置は、半導体基板の表面の一部に設け
られたｓ１導電型コレクタ領域と、前記半導体基板表面
に形成された絶縁膜と、前記絶縁膜を選択除去して設け
た同一の窓からの不純物拡散により形成された第２導電
型ベース領域とａ１導電型エン、夕領域と、前記コレク
タ領域に設けられたコレクタ電極と、前記エミッタ領域
に設けられたエミッタ電極と、ｉｌＪ記コレクタ電極と
前記エミッタ電極と間の半導体基板表面に少くとも一部
が存在するペース電極とを含んで構成される。

上記半導体装置は、前記コレクタ領域にショットキ・ダ
イオードが形成され、該ショットキ・ダイオードの１１
極と前記ペース電極とが接触した構造をＭするのも含む
。

次に、本発明の実施列について図面を用いて説明する。

耐２図（ａ）〜（」）は本発明の第１の実施列を製造す
る方法を説明するための工程断面図である。

まず、第２図（ａ）に示す様に、ｐ型半導体基体ｌの表
面にｎ型のエピタキシアル層２を形成し、エピタキシア
ル層２の表面に薄い酸化膜３，９１化膜４、酸化膜５を
形成する。

次に、５ｇ２図（ｂ）に示す様に、酸化膜５．ｉｉ化膜
４、酸化Ｍ３を選択的に除去した後にこの除去された場
所のエピタキシアル層２の一部を除去しここにホウ素を
イオン注入し続いて選択酸化して酸化膜６を設ける。

次に、第２図（Ｃ）に示す様に、コレクタ拡散とベース
、エミッタ拡散の窓となる部分の酸化膜５゜窒化膜４．
酸化膜３を選択除去する。そして全表面に窒化膜７を形
成し、窓となる部分も櫟ってしまう。そしてコレクタ拡
散の窓となる部分の窒化膜７を選択除去し、リンなどの
ｎ型不純物を拡散してコレクタ領域８を形成する。

次に、第２図（ｄ）に示す様に、窒化膜７を全部除去し
、新しく窒化膜９を設け、ベース、エミッタ拡散の窓と
なる部分の窒化膜９を選択除去し、ｐ型ベース領域１０
．ｎ型エミッタ領域１１を形成する。

次に、第２図（ｅ）に示す様に、窒化膜９を全部除去し
、新しく窒化膜１２を形成し、図のように選択除去する
。

次に、ｌＩ２図ば）に示す様に、選択酸化膜１３を形成
する。

次に、第２図（ｇｌに示す様に、半導体表面に昏直な方
向と平行な方向とのエツチング速度の叫しいプラズマエ
ッチを行い、窒化膜１２の全部と窒化膜４の一部を除去
する。

次に、第２図１ｈ）のように、酸化膜５と酸化膜３の１
部を除去する。

次に、第２図（ｉ）に示す様にホトレジスト１５をマス
クにホウ素のイオン注入を行いベース電極引出し領域１
４を形成する。

次に、第２図り）に示す様に、ホトレジスト１５を除去
して、アルミニウムとシリコンの合金において見らねる
アロイスパイクの発生を防止するため、チタン−タング
ステン合金層１６を設け、その上にアルミニウム層１７
ｃ、１７ｂ、１７ｅより成る電極配線珈を形成し７てを
成する。

このようにして作られたトランジスタは寸法を小さくで
きるので集積度を上げることができる。

例えば、第２図Ｈにおいて、エミッタ電極１７ｅとコレ
クタ電極１７Ｃとの間隔を２μｍ、ペース電極−１７ｂ
とコレクタ電極１７Ｃとの間隔を４μｍ。

ベースとエミッタのｔ極１７ｂ、１７ｅの寸法を４μｍ
、ベースを極１７ｂの寸法を０５μｍとしても長さ１２
．５μｍ程度のトランジスタが実現出来る。また、本発
明に依るとトランジスタのコレクターエミッタ間直列抵
抗Ｒｓｃを従来の半分以下に低減できる為に同一電流駆
動能力を持つトランジスタの垂直方向の長さも半分以下
に縮小できる。また、第２図（ｄ）で示したように、ベ
ース領域１０とエミッタ領域１１を同一窓より形成する
為にペースとコレクタ間の接触面積が減少して容量“が
小さくなる。さらに第２図（ｉ）からもわかる様に。

埋込み層を必要としない。この事Ｆｉ埋込み層の使用に
関し、ての従来の種々の制限を無く５す事につながる。

第３図（ａｌ〜（ｃ）は本発明の＠２０寮施例の平面図
、Ａ−Ａ’断面図およびＢ−Ｂ’断面図である。

ｐ型半導体基板１にｎｍ埋込みＮｌ１１８を設け、基板
表面にｎ型エピタキシアル層２を成長させる。

第１の実施例と同様の方法によシ酸化膜３．窒化膜４．
酸化膜６．ｎ型コレクタ領域８．ｐ型ベース領域１０．
ｎ型エミッタ領域１１．ｐ＋型ベース電極引出し領域１
４を形成する。

ショット接合を作るために白金を全面に被着し、熱処理
して白金シリサイド層１９を形成する。このとき、下地
がｐ型あるいはｎ＋型である所ではオーム接触が形成さ
れるが、下地がｎ型の所にはショットキ接合が形成され
る。この領域を番号１９Ｓで示す。酸化膜６．窒化膜５
の土の白金を王水で除去し、第１の実施例と同様にチタ
ン−タングステン合金層１６．アルミニウムの電極１７
ｂ。

１７Ｃ１１７ｅを形成する。これによりショットキ障壁
ダイオードをベース・コレクタ間にクランプしたトラン
ジスタが得られる。この構造のトランジスタにコレクタ
領域８が表面に形成されているからエミッタ領域１１の
直下に埋込み層を必要としない。従って、ショットキ接
合１９８の直下の埋込み層１８のせり上りは問題になら
ない。

今、第３図（ｃ）に示すように、ショットキ接合部１９
ｍがら埋込層１８の上面までのｎ型エピタキシアル層の
厚さをＸ、コレクタのオーム接触面１９の中心からショ
ットキ接合面１９ｓの中心オでの距離をＹとする。前述
のように、埋込み層１８のせり上りは問題にならないか
ら、Ｘの値、すなわちエピタキシアル層２の厚さを薄く
できる。また、ショットキ接合ｔｃ＋ｓを形成する場所
の制限がなくなるから、Ｙの値を小さくでき、集積度を
高めることができる。更に、埋込み層１８の濃度を高く
することができる。以上の理由からショットキ障壁ダイ
オードの直列抵抗を小さくでき、埋込層１８を使った場
合のトンネル抵抗を小さくできる。

以上詳細に説明したように、本発明・によれば、コレク
ターエミッタ間直列抵抗を下げ、かつ年積度を高めたバ
イポーラ型半導体装量を得ることができる。

【図面の簡単な説明】

第１図は従来のアイソブレーナ枝術を用いたノ（イボー
ラ・トランジスタの一例の断面図、第２図（ｓ）〜Ｕ）
は本発明の第１の実施例を製造する方法を説明するため
の工程断面図、第３図（ａ）は本発明のＩｌ、２の実施
例の平面図、第３図（ｂ）は第３図ｒａ）のＡ＋　ｉ、
／断面図、第３図（ｃ）は第３図（ａ）のＢ　−Ｂ’断
面図である。 １・・・・・・ｐ型半導体基体、２・・・・・・ｎ型エ
ピタキシアル層、３・・・・・・酸化膜、４・・・・・
窒化膜、５・・・・・・酸化膜、６・・・・・・酸化膜
、７・・・・・・窒化膜、８・・・・・・ｎ型コレクタ
領域、９・・・・・・窒化膜、１０・・・・・・ｐ型ベ
ース領域、１１・・・・・・ｎ型ユミソタ領域、１２・
・・・・・窒化膜、１３・・・・・・酸化膜、１４・・
・・・・ｐ型ベース電極引出し領ｊｉｌｔ、１５・・・
・・・ホトレジスト、１６・・・・・・チタン−タング
ステン合金層、１７・・・・・・アルミニウム層、１８
・・・・・・ｎ型埋込み層、１９・・・・・・白金シリ
サイド層％　１９３・・・・・・ショットキ接合部。 第２区（ｂ） ′？５　　　向〜　２　ＬろどＣ） 携’＋　　２’　　Ｏ／ｌジ 第２図（頷う 帖２凶（１） 竿２図（ｊ） 冶　（Ｃ） 第　３　区 手続補正書（方式） 昭和　４３４　　日 特許庁長官　殿 １、事件の表示　　　昭和５６年特　許　願第１５δ３
９４号２、発明の名称　　　半導体装置 ３、補正をする者 事件との関係　　　　　　　出　Ｉｇ（１人東京都港区
芝五■′目３３番１号 （４２３）　　　日本電気株式会社 代表者　関本忠弘 ４、代理人 （連絡先　日本電気株式会社特許部） ５、補正命令の日付 昭和５７年２月２３日（発送日） ６　補正の対象 明細書の「図面の簡単な説明Ｊの欄 ７、　補正の内容 明細４１第９頁１６行目に［（Ｓ）〜ｔｉ＋は］とある
紮「（ａ）〜（」）はＪと補正する。 代理人　弁理士　　内　原　　　皆′＼へ・、°、′ ）ｌ

Claims (1)

【特許請求の範囲】
1. 半導体基板の表面の一部に設けられた第１導電型コレク
   タ領域と、前記半導体基板表面に形成さねた絶縁膜と、
   前記絶縁膜を選択除去して設けた同一の窓からの不純物
   拡散によシ形成された第２導電型ベース領域と第１導電
   型エミツタ領域と、前記コレクタ領域に設けられ九コレ
   クタ電極と、前記エミッタ領域に設けられた電極と、前
   記コレクタ電極と前記エミ、り電極と間の半導体基板表
   面に少くとも一部が存在するペース電極とを含むことを
   ％黴とする半導体装置。