JPS60119689A - 磁気バブルメモリ装置 - Google Patents

磁気バブルメモリ装置

Info

Publication number
JPS60119689A
JPS60119689A JP58226096A JP22609683A JPS60119689A JP S60119689 A JPS60119689 A JP S60119689A JP 58226096 A JP58226096 A JP 58226096A JP 22609683 A JP22609683 A JP 22609683A JP S60119689 A JPS60119689 A JP S60119689A
Authority
JP
Japan
Prior art keywords
circuit
magnetic bubble
magnetic
signal
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58226096A
Other languages
English (en)
Inventor
Toshimitsu Minemura
峯村 敏光
Takenori Iida
飯田 武則
Keiichi Kaneko
金子 啓一
Katsunori Tanaka
克憲 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58226096A priority Critical patent/JPS60119689A/ja
Publication of JPS60119689A publication Critical patent/JPS60119689A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (1) 発明の技術分野 本発明は電子計算機等に記憶装置として用いられる磁気
バブルメモリに関し、特にハイスピードで情報の記憶読
み出しができる磁気バブルメモリ装置に関するものであ
る。
(2) 技術の背景 近年、電子計算機はあらゆる情報の処理りこかかせない
装置として各種産業に用いられている。この電子計算機
の基本構成は入出力装置、制御装置。
演算装置、記憶装置からなりたっていて、電子計算機が
真に能力を発揮する為には非常に多くの情報量の記憶が
必要であり、安価で容量の大きい記憶装置が望まれる。
この記憶装置としてはICメモリ、磁気テープ。
磁気ドラム等が一般に使用されているが、ICメモリは
記憶容量の点で難点があり、磁気テープ。
磁気ドラムは記憶、読出しスピードの点で問題がある。
そこで記憶容量、記憶読出しスピードのすぐれた磁気バ
ブルメモリが注目されている。
(3) 従来技術と問題点 フェライト、ガーネット等の磁性材料を用いて構成され
た物質に一定方向から磁界をかけ、これを次第に強める
と磁性材料の各磁区で磁界をかけた方向と反対方向に磁
化していた磁区は次第に小さなあわ状になる。これを磁
気バブルといい、この磁気バブルは磁性材料の中で非常
に安定していて磁性材料中を自由に動くことができる。
したがって外部から必要なメモリ情報をコイル等を用い
て磁界に変換して、磁気バブルに与えることにより、磁
性材料中を上下または左右に磁気バブルを移動させ、情
報を記憶する。
第1図は磁気バブルに情報を記憶させる為の周辺電子回
路のブロック図である。同ブロック図中そで示す記号は
負論理であることを示す。リニア回路1は磁気バブルに
磁界を与える為のコイルへ電流を供給する回路であり、
コントロール回路2は上述のコイルに供給する電流を制
御して磁界の方向、大きさ等を制御する回路である。通
常1両回路1.2が動作して磁気バブルは磁性材料の中
を上下、左右に移動しデータ記憶及び読出しを行なう。
また磁気バブルメモリは完全に磁気バブルが移動を完了
していれば不揮発性メモリとして機能するが、磁気バブ
ルが移動中である時急に電源がオフするとそれまでのデ
ータが消えてしまう。この為磁気バブルメモリ装置には
電源断予告信号(PF)を検出する装置が設けられてい
る。したがって磁気バブルメモリ装置の電源がオフした
場合この電源断予告信号はランチ回路3を介してリニア
回路1及びコントロール回路2へ入力し、この入力信号
によってリニア回路l&びコントロール回路2は磁性体
中を移動している磁気バブルを安定な位置に停止させる
ことができる。次に電源が入力した場合、リセット信号
をランチ回路3へ入力してふたたびリニア回路1及びコ
ントロール回路2を動作させる。
しかしながら再度磁気バブルに情報を記録させる為には
、外餓のメインCPU (図示せず)からコントロール
回路2内のレジスタ及びRAM (ランダムアクセスメ
モリ)に再度磁気バブルに情報を記憶させる為の不良ル
ープのデータ等の制御データを入力し、リニア回路1を
そのデータに従ってコントロールする必要がある。この
為リニア回路1及びコントロール回路2の制御設定動作
に時間を要する。
さらに従来の磁気バブルメモリ装置では、リニア回路1
の電源をオフした瞬間磁気バブルが磁性体中を移動して
いる状態でも移動を°完了している状態でも電源断予告
信号を入力する。したがって磁気バブルが非動作時であ
っても、リニア回路1のみの電源がオーツする場合にも
5電源断予告信号を検出し、リニア回路1の電源オフと
ともにコントロール回路2のデータがクリアされる。し
たがって、リニア回路1の電源をオンして再び同一ディ
バイスをアクセスする場合においても、再度コントロー
ル回路2へ不良ループデータ等の制御データを入力しな
ければならず、記憶、読出しに長い時間を要していた。
(4) 発明の目的 本発明は上記欠点に鑑みなされたものでその目的とする
ところは、磁気バブルメモリ装置のコントロール回路、
リニア回路での電源断予告信号検出を磁気バブル動作時
のみ有効とすることによって、磁気バブルメモリ装置の
記憶、読出し時間を短縮することを可能にした磁気バブ
ルメモリ装置を提供することにある。
(5) 発明の要点 そしてその目的は電源断直前、予告信号を受けて磁気バ
ブルを安定に停止させる手段を有する磁気バブルメモリ
装置において、前記停止させる動作の際前記磁気バブル
の動作状態を判断して前記磁気バブルが動作中のみ前記
電源断の予告信号を受CJつける手段を有することを特
徴とする磁気バブルメモリ装置を提供することにより達
成される。
(6) 発明の実施例 以下に本発明の実施例を図面を用いて詳述する。
第2図は本発明による磁気バブルに情報を記憶させる為
の周辺回路のブロック図である。
電源がオフする数十μs前に出力される電源断予告信号
は論理和回路(以下OR回路で示す)4に入力する。ま
た磁気バブルへ磁界を与える為のリニア回路5に内蔵さ
れているコイルドライバーに電圧を印加する為にかなら
ずコントロール回路7からコイルドライバにイネーブル
信号を出力する。このイネーブル信号をコイルドライバ
ーへ入力すると同時に一36GO信号としてOR回路に
も入力する。OR回路は電源断予告信号と磁気バブルが
動作状態を示すチTO信号の再入力信号の変化によって
出力信号を変化させランチ回路6へ出力信号を送る。ラ
ンチ回路6には電源がふたたび磁気バブルメモリ装置に
入力された時信号をランチ回路6へ出力するリセット信
号も入力している。
ランチ回路はOR回路4から入力した信号をリニア回路
5及びコントロール回路7へ出力する際。
リセット信号によってこの出力を制御する為の回路であ
る。 リニア回路5は磁気バブルを磁性材料の中で磁界
を与えて移動させる為にコイルへ電流を供給する回路で
あり、コイルドライバー等で構成されているコントロー
ル回路2は上述(7) :2イルに供給する電流を制御
する為のRAM、レジスタ等を含んでおり、磁界の方向
、大きさ等を常に制御している回路である。
磁気バブルメモリ装置はリニア回路5及びコントロール
回路7の両回路が動作して、磁気バブルを磁性体内で上
下、左右に移動させデータを記録し、この記録を再度リ
ニア回路5内のセンス増幅器等を介して読出す動作を行
なう。
以上の様な構成と動作を行なう磁気バブルメモリ装置に
おいて、以下に電源がオフした場合の動作説明を第3図
のタイムチャートを用いて行なう。
同図においてアクセス可能領域はハイレベルで磁気バブ
ルメモリの読出しが可能であることを示し。
コマンドセントはハイレベルで読出し命令制御が可能で
あることを示す。またリニア回路5及びコントロール回
路7の電源は各々別電源である。またランチ回路6.O
R回路4はコントロール回路7及びリニア回路5と別の
電源である。
先ずコントロール電源及びリニア電源の両方がオフした
場合、電源断予告信号が、電源をオフする数十μs前に
OR回路4に入力する。この数十μsは移動中の磁気バ
ブルを安定な位置に停止させる為の時間である。この時
OR回路4の他の入力には4GO信号が入力している。
この−+G’O信号は磁気バブルが磁性材料の中で移動
している時。
すなわち磁気バブルに磁界がかけられている時ローレベ
ルであり、磁界がかけられていない時ノ\イレベルであ
る(負論理)。この≠GO信号はリニア回路内のコイル
ドライバーへ入力するイネーブル信号を用いて行なう。
したがってOR回路4では電源断予告信号が入力した時
磁気バブルが磁性材料内を上下、左右に移動中であるな
らば、即ち磁気バブルが動作中ならば従来通りランチ回
路6へ信号を送り、コントロール回路7及びリニア回路
5を用いて移動中の磁気バブルを安定に停止させる。ふ
たたび電源がコントロール回路7及びリニア回路5に入
力する時、同時にリセット信号がランチ回路6に入力し
コントロール回路7及びリニア回路5を動作させる。し
たがってこの動作は第4図に示す従来の磁気バブルメモ
リ装置のタイムチャートと同じ動作である。
一方磁気バプルが磁性材料中を移動中でない場合即ち磁
気バブルが非動作中にリニア回路5の電源のみがオフし
た時は、磁気バブルに磁界をかけていない為コイルドラ
イバーのイネーブル信号はローレベルであり、OR回路
4に入力する≠G。
信号はハイレベルとなる。この為電源断予告信号がOR
回路4に入力したとしてもOR回路4から電源断予告信
号をコントロール回路7及びリニア回路5に出力しない
。すなわちコントロール回路7に残っている制御用デー
タを消去してしまうことがない。したがってふたたびリ
ニア回路5の電源がオンした時、直ちに即コントロール
回路7を可動することができ、リニア回路5の電源立上
がり後のコントロール回路7からの制御を瞬時に行なう
ことができる。
また第3図のタイムチャートはリニア回路5及びコント
ロール回路70両電源がオフした場合で。
磁気バブルが磁性材料内を移動している場合とリニア回
路5の電源のみオフで磁気バブルが磁性材料内を移動し
ていない場合とについて示しているが、vA磁気バブル
磁性材料内を移動していない場合でコントロール回路7
及びリニア回路5の電源両方がオフした時は従来と同様
の動作を行なうことはもちろんである。したがって磁気
バブルが磁性材料中を移動していない場合でリニア電源
のみがオフしている時1本実施例を用いることにより。
リニア電源がオンした時の磁気バブルメモリ装置の記憶
データアクセス時間を短縮することがで声る。
すなわち従来、リニア回路5の電源がオフしていてコン
トロール回路7の電源がオンしている場合においても電
源断予告信号はコントロール回路7へ入力し、コントロ
ール回路7のレジスタやRAMに格納されていた不良ル
ープデータ等の制御データを消してしまっていたが3本
実施例によれば磁気バブルが非動作時に、リニア回路5
の電源がオフしても、磁気バブルのイーネーブル信号に
対応する 信号によって電源断予告信号の検出を無効と
するから、コントロール回路7の制御データをクリアす
ることがない。この為、再びリニア回路5の電源がオン
した時、不良ループデータを読み出しRAMに格納する
動作は不要となり直ちにリニア回路5を制御し磁気バブ
ルを動作することができる。
したがってこの場合情報を磁気バブルに記憶させ始めて
リニア電源がオフし、リニア電源がオンしてから再度記
憶を開始するまでの時間Tlま第4図に示す従来の時間
T′に比べて短縮することができる。
本発明は以上の実施例に限るわけではなく、OR回路4
を他のゲート回路を用いて構成しても同様に実施するこ
とができる。またOR回路4に入力するGO倍信号磁気
バブルが駆動しているか。
していないかを判別できる信号であれば9本実施例のコ
イルドライバーに入力するイネーブル信号に限らず利用
できる。
(7) 発明の効果 以上詳細に説明した様に本発明によれば、磁気バブルが
非動作時に、リニア回路の電源をオフしても電源断予告
信号を無効とする手段を用いることにより、コントロー
ル回路の制御メモリを消去することを防止し、同一情報
を再度読出すような場合コントロール回路内の制御デー
タを即使用することができ、ロック状態にある電源断予
告信号をリセント信号で解除する時間も必要とせずアク
セスタイムの短縮を計れるとともに消費電力の低下を実
現することもできる。
【図面の簡単な説明】
第1図は従来の磁気バブルメモリ装置の周辺電子回路ブ
ロック図、第2図は本発明の磁気バブルメモリ装置の周
辺電子回路のブロック図、第3図は本発明の磁気バブル
メモリ装置のタイムチャート図、第4図は従来の磁気バ
ブルメモリ装置のタイムチャート図である。 4・・・論理和回路、 5・・・リニア回路6・・・ラ
ッチ回路、 7・・・コントロール回路

Claims (1)

    【特許請求の範囲】
  1. (1) 電源断直前、予告信号を受けて磁気バブルを安
    定に停止させる手段を有する磁気バブルメモリ装置にお
    いて、前記停止させる動作の際前記磁気バブルの動作状
    態を判断して前記磁気バブルが動作中のみ前記電源断の
    予告信号を受けつける手段を有することを特徴とする磁
    気バブルメモリ装置。
JP58226096A 1983-11-30 1983-11-30 磁気バブルメモリ装置 Pending JPS60119689A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58226096A JPS60119689A (ja) 1983-11-30 1983-11-30 磁気バブルメモリ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58226096A JPS60119689A (ja) 1983-11-30 1983-11-30 磁気バブルメモリ装置

Publications (1)

Publication Number Publication Date
JPS60119689A true JPS60119689A (ja) 1985-06-27

Family

ID=16839756

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58226096A Pending JPS60119689A (ja) 1983-11-30 1983-11-30 磁気バブルメモリ装置

Country Status (1)

Country Link
JP (1) JPS60119689A (ja)

Similar Documents

Publication Publication Date Title
KR930006724A (ko) 반도체 장치 및 전자기기
CA1087753A (en) Computer memory interface apparatus
US7675806B2 (en) Low voltage memory device and method thereof
KR102154352B1 (ko) 비휘발성 메모리 기반의 플립플롭 및 그 백업 동작방법
JPS60119689A (ja) 磁気バブルメモリ装置
JPS5931742B2 (ja) 磁気テ−プ記録再生方式
JPS5925307B2 (ja) 記憶装置
KR20060101503A (ko) 메모리 성능 개선 방법, 장치, 시스템 및 물품
JPS59181828A (ja) 半導体素子の出力バツフア回路
JPH0239256A (ja) メモリシステム
JPH1069336A (ja) 集積回路
JPS6319999Y2 (ja)
JPS63271797A (ja) メモリの状態を保持する回路
JPS6111989A (ja) 磁気バブルメモリの駆動方法
JP2701323B2 (ja) 半導体外部記憶装置
JPH03246616A (ja) Fat管理された外部記憶装置
EP0557119A2 (en) Address processing circuit and semiconductor memory device using the same
JPH04139552A (ja) メモリカード
JPS589304Y2 (ja) 磁気バブルカセットを用いたデ−タ収集装置
JPH0298761A (ja) 記憶装置
KR900008100B1 (ko) 램 디스크
JPH04296954A (ja) メモリシステム
JP2023092655A (ja) 電子機器、記憶動作制御方法及びプログラム
JPS6113317B2 (ja)
JPH03260851A (ja) ディスク制御装置