JPS6011925A - 制御器 - Google Patents

制御器

Info

Publication number
JPS6011925A
JPS6011925A JP59122203A JP12220384A JPS6011925A JP S6011925 A JPS6011925 A JP S6011925A JP 59122203 A JP59122203 A JP 59122203A JP 12220384 A JP12220384 A JP 12220384A JP S6011925 A JPS6011925 A JP S6011925A
Authority
JP
Japan
Prior art keywords
data
controller
memory
disk
formatted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59122203A
Other languages
English (en)
Other versions
JPH0443294B2 (ja
Inventor
フレデリツク・ジエイ・バ−コウイツツ
サンフオ−ド・サミユエル・ブラウン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc, AT&T Corp filed Critical American Telephone and Telegraph Co Inc
Publication of JPS6011925A publication Critical patent/JPS6011925A/ja
Publication of JPH0443294B2 publication Critical patent/JPH0443294B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0613—Improving I/O performance in relation to throughput
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0674—Disk device

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Bus Control (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はコンピュータシステムにおいて使用される記憶
媒体制御器、より詳細には１つだけのディスクドライブ
（アクチュエータ）にスワップ及びファ・ｆルアクセス
の両方の機能か要求されるシステムにおいて使用される
記憶媒体制御器に関する。
ディスクシステムにおいて、ディスクは典型的に大容量
動的メモリのデータ格納速度より高速にてそのデータを
伝送するか、この差はそのメモリがホスト中央処理装Ｈ
−ＣＣＰＵ）による処理にも使用されるときに特に顕著
となる。従って、スワップ動作の際に発生するような最
高伝送速度が要求される高速人台１．１伝送にはそのＣ
ＰＵの性能か問題となる。
しかし、あるディスク伝送においては高伝送速度がさほ
ど屯要でなく、ポストＣＰＵの介在なしにディスクから
ホストＣＰＵメモリにデータを伝送し、そのＣＰＵの指
令の実行を早めることが可能である６従って、先行技術
のシステムにおいては、２つのディスクドライブ（アク
チュエータ）を用い、１つを高Ｏ１送速瓜での人容借伝
送に適するように古式化し、もう１つを低伝送速度にて
ホストＣＰＵの介在なしにディスクデータを伝送するの
に適した別の書式にするのが慣例となっている。これら
先行技術における構成は、システムがその重複を必要と
しない場合でも２個のディスクドライブ（アクチュエー
タ）が要求されるという短所を持つ。しかし、２個のデ
ィスクの使用は、ユーザがパフアイル“′領域（低伝送
速度）と“スワップ゛領域（高伝送速度）とを物理的に
分離し、ファイルアクセスとスワップを重複することを
可能とする。
例えば、１つのディスクのみが使用される場合、そのド
ライブに関するファイルアクセスが完了するまでスワッ
プ動作を実行するのは無理である。他方、２個のディス
クを使用すると、片方のディスクのヘッドを所望の位置
に位置決めしている１ｌｉｌに、他方のディスクでデー
タの伝送をし、これによってヘッド位置決め遅れを短縮
することが可能である。
低コスト及び高性能の両方が要求される小型の・システ
ムにおいては、２個のディスクドライブ及び別の直接メ
モリアクセス（ＤＭＡ）制御器を装備することは、コス
ト的に不可能である。従って、１つのディスクによって
両方の様式の伝送が経済的に実行できる解決策が要求さ
れる。
本発明においては、１つのホスト中央処理装置と１つの
記憶媒体の間で、該記憶媒体にあるいは該記憶媒体から
のデータの伝送を制御するために使用される制御器にお
いて、該制御器が第１のメモリと第２のメモリを含み、
該第１のメモリか該記憶媒体の第１の書式化された部分
からの一定４Ｉのデータを収容可能な第１の密度を持ち
、該第１のメモリか該第１の書式化された部分と関連す
る情報伝送間隔の際に該中央処理装置による周期的な処
理を必要とし、該第１のメモリが該記憶媒体のデータ伝
送速度にてデータを伝送するのに十分なアクセスタイム
を持ち、また該第２のメモリが該第１のメモリを介して
該記憶媒体の第２の書式化された部分から該一定量のデ
ータの複数を受信するのに十分に大きな密度を持ち該デ
ータ伝送の際にホスト中央処理装置による処理を必要と
することなく伝送ｔ１７能であることを特徴とする制御
器が提供される。
本発明の１つの局面において、デュアルモード　ディス
ク制御器が提供されるが、これによって１つのディスク
ドライブがそのセクション内に格納される情報の種類に
最も適した異なる物理的セクションに書式化される。
ディスクドライブからの゛スワップ゛読出し動作におい
て、大容量伝送（スワップ）セクションからのデータは
、入／出力プロセッサ及びホストＣＰ　Ｕによってサイ
クル毎に、小官１が高速バッファメモリに読出され、次
に該バッファから検索データが取り出されＣＰＵ主メモ
リに移動される。ディスクミライブへの゛スワップ゛書
込み動作においては、このスワップセクションに書込ま
れるべきデータは、ホストＣＰＵによってサイクル毎に
、小容量バッファメモリに書込まれ、次に入／出力プロ
セッサによってディスクドライブに伝送される。
ディスクドライブからの°゛パフアイル読出し動作にお
いては、このファイル格納セクションからのデータは最
初に入／出力プロセンサによってバッファメモリ内に読
出され、次に入／出カブｒＪ１セッサによってホストｃ
ＰＵの時間がある時ホストＣＰＵによって検索あるいは
使用されるために大容酸低速キャンシュメモリに伝送さ
れる。ディスクドライブの″゛パフアイル書込み動作に
おいては、ＣＰＵ時間がある時、ホストＣＰＵはディス
クに１１）込まれるべきデータを該低速ギヤ２．シユノ
モリに伝送する。入／出力プロセッサは次に該データを
該低速キャッシュから高速パックアメモリに伝送し、続
いてディスクに読出す。
１つのディスクドライブを使用して高性能を達成するだ
めの鍵はこのディスクの物理的書式化にある。ディスク
制御器はこのディスクを２つのセクション、つまり“フ
ァイル”。
領域及び“スワップ°゛領域に分趨する。
゛ファイルパ領域はデータを“′スワップ゛領域よりも
低速度にて伝送するが、ディスクへのあるいはディスク
からのデータの伝送にホス）ＣＰＵによる介在を必要と
しない。従って、ＣＰＵが他のタスクを遂行している間
に、このディスク制御器がデータを伝送することが可能
であり、従って通常のファイルアクセスに対する性能を
向上させることができる。
一方、゛スワップ′°領域は高データ伝送速度を達成で
きるが、ディスクへのあるいはディスクからのデータの
伝送にはホストＣＰＵによる介在が必要である。これは
、ＣＰＵが文脈交換を直ちに遂行する必要があり、文脈
交換時間を最小限にするために最大限のデータ伝送速度
が要求される場合に必要となる。
“′ファイル゛領域は入／出力プロセッサによって物理
的に３対１インターリーブに書式化され、また″スワッ
プパ領域は入／出力プロセッサによって２対ｌインター
リーブに書式化される。従って、ＩＭバイト／秒の原始
データ伝送速度を持つディスクが与えられた場合、“フ
ァイル°“領域は３３３にバイト７秒（原始速度のｌ／
３）の多セクタデータ伝送速度が達成でき、また“スワ
ップ゛領域は５００にバイト７秒（原始速度のｌ／２）
の多セクタ速度、が達成可能である。
これら及び他の１」的は添伺する図面と関連してなされ
る以下の本発明の一例としての実施態様の説明によって
より明白となろう。
第１図はデュアルモード　ディスク制御器１００を示す
。入／出力プロセッサ１２は、例えば、インテル８０８
９人／出カプロセンサ　チンプセットを使用する。プロ
グラム記憶装置ｌｏｔは８にバイトのプログラムＲＯＭ
より構成され、デュアルポートパンフ７１．０６はＩＫ
パイ［・のデュアルポート静的バッフγＲＡＭから構成
され、一方、デュアルポート　キャッシュ１０７は１２
８にバイトにデュアルボー１・動的キャッシュＲＡＭよ
り構成される。またパス１０には読出し／書込み制御シ
ーケンサ１０２、直列並列／並列直列変換器１０４、及
び八−ストエラー修正／検出回路１０３が接続される。
ホスト中央処理装置ＣＰＵ１４は、例えば、インテル８
０８６あるいはモトロラ６８０００チップを使用する。
主メモリ１０８はＣＰＵによって実行するための指令及
びデータを格納するために使用され、例えば、１２８に
バイトの動的ＲＡＭを使用する。
第２図はあるディスクの１つのトラックへのデータブロ
ックの格納のためのバッキング技法を示す。ここに示さ
れるのはｌ対ｌインターリ−ピング形式であり、物理的
に０がら開始し１度に１ブロツクづつ順番にブロック２
２まで続く２３個のセクタを持つ。ここでは１トラツク
のみが示されているが、１つのディスクはこのようなＩ
・ラックを多数含み、ヘッド５１は任意のトラックより
データを検索するために上下に移動する。
第５図は２対１インターリ−ピングを示すが、ここでは
データの２個の論理的に隣接するブロックが非順序アド
レスを持つ１つの物理的ブロックによって分ｇ１１され
ている。従って、セクタが左方向に回転するディスクｉ
・ライ八　ヘッド５１（アー１＼５０によって保持）の
下を通過すると、ブロック１２内のデータがブロック１
内のデータの先に到達する。例えば、格納するデータ標
本か１つのデータブロックよりも長い時は、このデータ
は、１対１のインターリ−ピングのように隣接するブロ
ックに格納される代わりに、もう１つのデータブロック
、つまりデータブロック１２によって分離されるブロッ
ク０及υｌに格納される。この形式のインターリーピン
グはタイミング問題及びヘント動作時間の都合から派生
されるが、これについては後に１；１細に述へる。
第３図は１つの順次番ｔ！ｔを持つ（論理的に連続）ブ
ロックが２個の１１−順次の論理的Ｊ１連続データブロ
ックによって分離された３対ｌインターリ−ピングを示
す。
セクタの八　び制御 ディスク上の各セクタは１つのデータ欄と１つの見出し
欄を持つ。Ｒ３式化の際に特定のセクタのセクタ番号が
入／出力プロセッサによって見出し欄に書込まれ、これ
によって入／出力プロセッサがアクセス動作の際にこの
セクタを正しく同定するのを可能とする。ディスクドラ
イバはデュアルモード　ディスク制御器に、１）セクタ
信り、及び２）インデックス信号の２つの信号を供給す
る。デュアルモード　ディスク制御器１００がインデッ
クスライン（図示無し）上に１つのパルスを受信すると
、これはトラックの開始を示す。セクタライン（図示無
し）上のパルスはそのトラック内の各セクタの開始を示
す。セクタ及びインデックスラインを使用し、また所望
のインターリーブ係数、例えば、２月１．３対ｌ或は他
の任意の係数を知ることによって、入／出力プロセッサ
はプログラム記憶装置１０１内に格納されたテーブルを
使用して任意のセクタの見出し欄に適当なセクタ番号を
潜込むことが可能である。このテーブルは、第９図（２
：１インターリーブ−）式テーブル）及び第１０図（３
：１インターリーブ、り式テーブル）に示すごとく、特
定のセクタ／インデックスパルスと特定のセクタ番号−
とを関連させる。
１つのデータ面のみを持つディスク　ドライブの書式化
をする場合、デュアルモートディスク制御器１００はそ
のトランクの１′１分を２対ｌのインターリーブ係数に
て、そして他の半分を３対ｌのインターリーブ係数にて
書式化する。複数のデータ面を持つディスクドライブを
書式化する場合は、デュアルモード　ディスク制御器１
００はそれらの面の１７分を２対ｌのインターリーブに
て、そして他の半分を３対ｌのインターリーブにて書式
化する。
二二り進１ ２つのディスクのデータ伝送のシナリオは以下の通り、
つまり゛ファイルパ伝送、及び′“スワップパ伝送であ
る。両方のシナリオとも読出し動作に関し、第７図と第
８図のフローチャートと関連して説明されているが、書
込み動作も順序が逆であるが基本的に同一である。
ＺにＬ込づ【パ ｔｆＪ７図に示すごとく、゛ファイル′１データ伝送に
おいては以下の動作が起る。
ステップ７０において、並列ディスクデータか番号を刊
与されたディスクデータ　ブロフク（例えば、ブロック
Ｏ）から並列変換器１０４に入力ｙれ、１６ビント並列
データに変換される。ステップ７１において、各１６ビ
ツト語が変換器１０４によってアセンブルされた後、バ
スｌＯ上を入／出力プロセンサによってデュアルポート
バッファ１０６に伝送されるが、該バッファ１０６は前
述したごとく高速ＲＡＭである。データの全ブロックが
デュアルポート　バッファ１０６内にてアセンブルされ
る（ステップ７２）と、これは入／出力プロセッサ１２
を経てデュアルポートキャッシュ１０７に伝送される（
ステ、プ７３）。
次の論理的に隣接するデータプロアクが彎求される場合
（ステップ７４）、入／′出カプロセッサ１２はそのブ
ロックの伝送の準＃ｉｉをしくステップ７５）、そして
先の全手順か繰り返される。一方、次のブロフクか要求
されない時はホストＣＰ　Ｕにデータ伝送か完γしたこ
とを知らせる。
ＬＬＬｊふ１ ゛′スワップパデーク伝送においては、第８図に示すこ
と〈、以下の動作か実イｉされる。
ステ・ンプ８０．８１及び８２はステップ７０７１及び
７２と同様である。データの全ブロックがデュアルポー
Ｉ・　バッファ１０６内にアセンブルされると、ホスｌ
　ＣＰ　Ｕか割り込みされ（ステップ８３）、ポストＣ
Ｐ　Ｕはデータをデュアルポート　バッファ１０６から
その主メモリに伝送しくステップ８４）、一方、入／出
力プロセッサ１２は（要求がある場合）ディスクからの
次に論理的に隣接するデータブロツの伝送の準備を実行
する（ステップ８５）。
上記シナリオより、“ファイル°゛伝送（第７図）は、
入／出力プロセッサ１２にデュアルポート　キャッシュ
への追加のデータブロック伝送（ステップ７３）の遂行
を要求することが理解できる。要求される場合、この追
加の伝送のため、入／出力プロセッサにディスクからの
次の論理的に隣接するデータブロックの伝送を準備させ
るのに十分な時間を提供するため３対ｌのインターリー
ブが必要となる。入／出力プロセッサがデュアルポート
キャッシュへのデータ伝送を遂行するため、ホス）ＣＰ
Ｕはデータの伝送が進行している間に他のタクスの進行
が可能であり、これによってシステム全体の性能が向上
する。
タイミングの 第４図は入／出力プロセッサ１２がディスクからパフア
イル″データを移動させるタイミングを示す。入／出力
プロセ、サエ２が最初にデータを変換器１０４からバッ
ファ１０６に移動し、次にキャッシュ１０７に移動し、
そして（要求される場合）次の伝送を準備する間に、２
つのデータブロック（セクタ８及び１６）がヘット５０
のドを通過する。ヘッドがセクタ１」−の位置（１１２
０マイクロ秒の後）に来た時、プロセッサはステップ７
４（第７図）が次の論理的に隣接するデータブロックか
らのデータの伝送を要求する場合には、このセクタから
データを読出す準備が完了する。１対ｌ或いは２対ｌの
インターリーブ係数が使用される場合は、従って、この
ディスクはへ・ンドか情報の次の°゛ブロツク読出すた
めにイ☆：Ｉ？を決めされる前に完全に１回転する必要
がある。
第５図は入／出力プロセッサ１２がディスクから゛スワ
ップ′”データを移ａＪさせるタイミングを示す。入／
出力ブロセ、す１２は／へッファ１０６からのデータの
読出しに関与しないため、これは次のセクタからのデー
タ伝送の準備をより速く完了できる。このために２対ｌ
のインターリ−ピングが使用される―・ が、これによると“°ファイル”伝送の３０５にバイト
７秒の伝送速度に対して４５７にバイト７秒の伝送速度
を達成することが可能である。（より高速の主メモリを
備える）より高速のホストＣＰＵ及びより高速の入／出
力プロセッサが使用することにより、ディスクドライブ
の°“スワップ“領域をｌ対ｌのインターリーブにて書
式化し、゛スワップ′”伝送に対して約ＬＭバイト／秒
のデータ速度を達成することも可能である。
一般的に“ファイル°°伝送は“スワップ°“伝送より
頻繁に起こるため、両方の伝送形式に同一のディスクド
ライブ（アクチュエータ）を使用し、ビット伝送速度に
おいてＣＰＵ時間が少し遅く保たれる。
１つの疑問は、データを直列並列変換器１０４から直接
デュアルポート　キャッシュ１０７に伝送すれば、デュ
アルポート　バッファ１０６７を使用する必要はないの
ではない力）という硬間である。
理由は、今Ｐの技術でのデュアルポートキャッシュ１０
７は、デュアルポー１・　キャッシュ１０７の最悪の時
のアクセスタイムが変換器１０４からの原始ディスクデ
ータ伝送速度より遅く、従って直列並列変換器１０４か
ら供給されるデータ速度によってデータを受信すること
が不可能であるためである。
方、デュアルポーＩ・　バッファ１０６は原始ディスク
データ伝送速度と回等のアクセスタイムを持ち、これは
直列並列変換器１０４から直接データを受信することが
ｉｔ丁能である。不幸にして、デュアルポー１・　バッ
ファ１０６内に使用される静的ＲＡＭはデュアルポート
　キャッシュ１０７内に使用される動的ＲＡＭはど密度
が高くなく、従って、デュアルポート　キャッシュを使
用しなくても済むのに十分に大きなデュアルポート　バ
ッファを収容するだけの十分な物理的回路基板空間を確
保することが困難である。
デュアルモード　ディスク制御器は１つのディスクドラ
イブのみを使用して２つのディスクドライブ（アクチュ
エータ）システムの殆どの機能を提供することがわかる
。従って、本発明は低コストにて文脈交換（スワップ）
が可能であり、また回転記憶媒体を高効率にて使用する
マイクロコンピュータ　システムを設工４するのに有効
である。２個のディスク書式（インターリーブ）につい
て述べたが、他の書式（インターリーブ）も可能である
ことは明白である。また書式領域の相対的な大きさも用
途によって変更することが可能でありこれらのサイズは
必ずしも一定である必要はなく、またトラック内のセク
タの書式及び数を任意に決定することが可能である。
【図面の簡単な説明】
第１図は本発明の要素の相互関係を示すブロック図、 第２図、第３図及び第５図はディスクの１つのトラック
−にのデータの物理的配列を示す説明図、 ８４図及び第６図は°“ファイル′°及び“スワップ゛
伝送のディスクタイミング図を丞す説明図、 第７図及び第８図は本発明のデータ検索及びデータ格納
手順の動作のフローチャー１・、第９図及び第１Ｏ図は
ディスクを書式化するために入／出力プロセッサによっ
て使用されるメモリテーブルを示す説明ＩＡである。 〔主要部分の符号の説明〕 制御器　・・・・・・・・・・・・　１００ホスト中央
処理装鍔　・・・・・・　１４ＦＩＧ、　９ ？：１ ＦＩＧ、　１０ ３：１

Claims (1)

  1. 【特許請求の範囲】 １、ホスト中央処理装置と記憶媒体の間で、該記憶媒体
    へのあるいは該記憶媒体からのデータの伝送を制御する
    ために使用される制御器であって、該制御器が第１のメ
    モリと第２のメモリを含み、該第１のメモリが該記憶媒
    体の第１の書式化された部分からの一定量のデータを収
    容可能な第１の密度を持ち、該第１のメモリが該第１の
    書式化された部分を含む情報伝送間隔の際に該中央処理
    装置による周期的な処理を必要とし、該第１のメモリが
    また該記憶媒体のデータ伝送速度にてデータを伝送する
    のに十分なアクセスタイムを持ち、また該第２のメモリ
    が該データ伝送の際にホスト中央処理装置の介在を必要
    とすることなく該第１のメモリを介して該記憶媒体の第
    ２の書式化された部分から該一定量のデータの複数を受
    信するのに十分に大きな富俄を持つことを特徴とする制
    御器。 ２、特許請求の範囲第１項に記載の制御器において、該
    第１の書０式化された部分か該第２の書式化された部分
    と物理的に異なることを特徴とする制御器。 ３、特許請求の範囲第２項に記載の制御器において、該
    記憶媒体が１つだけディスクドライブ（アクチュエータ
    ）であることを特徴とする制御器。 ４、特許請求の範囲第３項に記載の制御器において、該
    制御器がさらに該第１及び第２のメモリへのデータの伝
    送を制御するためのマイクロプロセッサを含むことを特
    徴とする制御器。 ５．４￥１竹請求の範囲第１ダ１に記載のｆｌｊ制御器
    において、該第１のメモリがスタティフクＲＡＭであり
    また該第２のメモリかグイナミツクＲＡＭであることを
    特徴とする制御器。 ６、特許請求の範囲第３項に記載の制御器において、該
    第１の書式化された部分の書式が２対ｌのインターリ−
    ピング　データブロックでありまた該第２の書式化され
    た部分の書式が３対ｌの・インターリ−ピングデータブ
    ロックであることを特徴とする制御器。 ７、特許請求の範囲第３項に記載の制御器において、該
    制御器が１つだけのディスクアクチュエータ」二にデー
    タを書式化し、かつ該制御器が該アクチュエータによっ
    てアクセスされる１つのディスクの第１の領域上に第１
    のインターリーブ係数によって書式化されたデータのセ
    クタを確立するための装置、及び該ディスクの第２の領
    域上に第２のインターリーブ係数によって書式化された
    データのセクタを確立するための装置を含むことを特徴
    とする制御器。 ８、特許請求の範囲第７項に記載の制御器において、該
    第１のインターリーブ係数が論理的に隣接しないデータ
    を持つ１つのセクタによって常に分離される論理的に隣
    接するデータを含み、また該第２のインターリーブ係数
    が論理的に隣接しないデータの２つのセクタによって１
    情に分離される論理的に隣接するデータを含むことを特
    徴とする制御器。 ８、特許請求の範囲第８ＪＪｌに記載の制御器において
    、該制御器がさらにデータをスワップ動作にて、ホスｉ
    ・中央処理装置の制御下において、最初に該第１の領域
    から低容量高速メモリに送り、次に該メモリから該デー
    タを伝送するための手段、及びデータをファイル様式に
    て、該ホスト中央処理装置の介在なしに、最初に該第２
    の領域から該低容量高速メモリに送り、次に該データを
    該中央処理装置によってＩＩｊ接アクセス呵能な低速大
    容量メモリに伝送するための「一段を含むことを特徴と
    する制御器。 １０、特許請求の範囲第７項に記載の制御器において、
    該アクチュエータか１つだけのディスクヘンドを持ちま
    た該第１及び第２のインターリーブ係数が該ディスクの
    １つの面の異なるトラ、りに存在することを特徴とする
    制御器。 Ｉｌ、特許請求の範囲第７’Ｊ’ｔに記載の制御器にお
    いて、該アクチュエータが異なる複数のディスク面に関
    連する複数のヘッドを持ち、また該第２のインターリー
    ブ係数が異なる複数のディスク面に存在することを特徴
    とする制御器。
JP59122203A 1983-06-16 1984-06-15 制御器 Granted JPS6011925A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US505107 1983-06-16
US06/505,107 US4811280A (en) 1983-06-16 1983-06-16 Dual mode disk controller

Publications (2)

Publication Number Publication Date
JPS6011925A true JPS6011925A (ja) 1985-01-22
JPH0443294B2 JPH0443294B2 (ja) 1992-07-16

Family

ID=24009054

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59122203A Granted JPS6011925A (ja) 1983-06-16 1984-06-15 制御器

Country Status (4)

Country Link
US (1) US4811280A (ja)
JP (1) JPS6011925A (ja)
CA (1) CA1212482A (ja)
GB (1) GB2141566B (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS617967A (ja) * 1984-06-15 1986-01-14 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション Ｉ／ｏコントロ−ラ
JPS61219079A (ja) * 1985-03-25 1986-09-29 ヤマハ株式会社 情報処理装置
US6279108B1 (en) * 1987-06-02 2001-08-21 Seagate Technology Llc Programmable microcontroller architecture for disk drive system
JPH07122868B2 (ja) * 1988-11-29 1995-12-25 日本電気株式会社 情報処理装置
JPH03219345A (ja) * 1990-01-25 1991-09-26 Toshiba Corp 多ポートキャッシュメモリ制御装置
US5375224A (en) * 1990-09-28 1994-12-20 Archive Corporation Raw data reader
JPH04236589A (ja) * 1991-01-18 1992-08-25 Fujitsu Ltd データ処理装置
US5301300A (en) * 1991-02-14 1994-04-05 Advanced Micro Devices, Inc. Floppy disk drive controller with improved density select
WO1992021125A1 (en) * 1991-05-10 1992-11-26 Most, Inc. Optical data storage and retrieval system and method
US5537379A (en) 1991-05-10 1996-07-16 Discovision Associates Optical data storage and retrieval system and method
US5636358A (en) * 1991-09-27 1997-06-03 Emc Corporation Method and apparatus for transferring data in a storage device including a dual-port buffer
US5274509A (en) * 1992-09-10 1993-12-28 Digital Equipment Corporation On-the-fly splitting of disk data blocks using timed sampling of a data position indicator
JP3343990B2 (ja) * 1993-05-19 2002-11-11 ソニー株式会社 磁気ディスク装置
JPH07191899A (ja) * 1993-12-27 1995-07-28 Hitachi Ltd ファイル転送方法、データアクセス方法およびデータ書き込み方法
CA2130407A1 (en) * 1993-12-30 1995-07-01 Fu Lam Chan Store in cache having direct slave interface
US5894468A (en) * 1994-05-06 1999-04-13 Discovision Associates Data recovery with differentiation and partial integration stages to eliminate noises and DC offset level
US5790495A (en) * 1994-05-06 1998-08-04 Discovision Associates Data generator assembly for retrieving stored data by comparing threshold signal with preprocessed signal having DC component
US5745313A (en) * 1995-03-23 1998-04-28 Microsoft Corporation Method and apparatus for expanding data storage capacity on a floppy diskette
WO1996032674A2 (en) * 1995-04-13 1996-10-17 Cirrus Logic, Inc. Semiconductor memory device for mass storage block access applications
US5805919A (en) * 1995-10-05 1998-09-08 Micropolis Corporation Method and system for interleaving the distribution of data segments from different logical volumes on a single physical drive
US6484234B1 (en) * 1998-06-30 2002-11-19 Emc Corporation Method and apparatus for efficiently destaging data from a cache to two or more non-contiguous storage locations
US20050094669A1 (en) * 2003-10-30 2005-05-05 Sanjay Bhardwaj Virtual concatenation receiver processing with memory addressing scheme to avoid delays at address scatter points
TWI312986B (en) * 2004-03-09 2009-08-01 Tian Holdings Ll Optical disk drive system with quasi-parallel tasking and servo control method
US9086921B2 (en) * 2010-11-16 2015-07-21 Vmware, Inc. Dynamic database memory management according to swap rates

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5694452A (en) * 1979-10-18 1981-07-30 Storage Technology Corp Virtual memory system and method therefor

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4435752A (en) * 1973-11-07 1984-03-06 Texas Instruments Incorporated Allocation of rotating memory device storage locations
JPS5362945A (en) * 1976-11-17 1978-06-05 Toshiba Corp Disc address system
US4232365A (en) * 1978-03-01 1980-11-04 Sperry Corporation Apparatus for determining the next address of a requested block in interlaced rotating memories
US4241420A (en) * 1978-11-01 1980-12-23 Bank Computer Network Corporation Disk data control
FR2445550A1 (fr) * 1978-12-29 1980-07-25 Cii Honeywell Bull Dispositif formateur pour memoire a disque
US4298929A (en) * 1979-01-26 1981-11-03 International Business Machines Corporation Integrated multilevel storage hierarchy for a data processing system with improved channel to memory write capability
US4439829A (en) * 1981-01-07 1984-03-27 Wang Laboratories, Inc. Data processing machine with improved cache memory management
US4432025A (en) * 1981-05-29 1984-02-14 International Business Machines Corporation System and method for formatting pairs of concentric magnetic tracks of different capacity to a plurality of equal capacity logical tracks
US4490782A (en) * 1981-06-05 1984-12-25 International Business Machines Corporation I/O Storage controller cache system with prefetch determined by requested record's position within data block
US4497050A (en) * 1981-08-03 1985-01-29 U.S. Philips Corporation Method and device for writing a data block into a record carrier body
JPS5845613A (ja) * 1981-09-11 1983-03-16 Hitachi Ltd Ｐｃｍレコ−ダ
US4476526A (en) * 1981-11-27 1984-10-09 Storage Technology Corporation Cache buffered memory subsystem
US4513392A (en) * 1982-05-25 1985-04-23 Honeywell Information Systems Inc. Method and apparatus for generating a repetitive serial pattern using a recirculating shift register

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5694452A (en) * 1979-10-18 1981-07-30 Storage Technology Corp Virtual memory system and method therefor

Also Published As

Publication number Publication date
CA1212482A (en) 1986-10-07
GB2141566A (en) 1984-12-19
JPH0443294B2 (ja) 1992-07-16
US4811280A (en) 1989-03-07
GB8414941D0 (en) 1984-07-18
GB2141566B (en) 1986-09-17

Similar Documents

Publication Publication Date Title
JPS6011925A (ja) 制御器
US4476526A (en) Cache buffered memory subsystem
US5983309A (en) Autonomous high speed address translation with defect management for hard disc drives
JP2557203B2 (ja) ファジィ・パッキング方法及びデータ記憶システム
US5404454A (en) Method for interleaving computer disk data input-out transfers with permuted buffer addressing
JPS617967A (ja) Ｉ／ｏコントロ−ラ
JPH0854989A (ja) データ書き込み制御方法
US20020138694A1 (en) Magnetic disc drive, method for recording data, and method for reproducing data
US7069409B2 (en) System for addressing a data storage unit used in a computer
US5359611A (en) Method and apparatus for reducing partial write latency in redundant disk arrays
JPS6232494B2 (ja)
US10861490B1 (en) Multi-controller data storage devices and methods
JP3190546B2 (ja) ブロックアドレスの変換方法および回転型記憶サブシステムの制御方法ならびにディスクサブシステム
JP2655119B2 (ja) 磁気ディスク駆動制御装置
JPS6366773A (ja) 磁気デイスク装置の磁気ヘツド機構
JPH04139524A (ja) アレイディスク装置とその制御方法
JP3615250B2 (ja) ディスクアレイ装置
JPH11175261A (ja) ディスクの制御方法
US10923156B1 (en) Method and system for facilitating low-cost high-throughput storage for accessing large-size I/O blocks in a hard disk drive
JPH06187249A (ja) ディスクアレイ装置
JP2000010759A (ja) データ転送制御方法およびデータ転送制御装置ならびに回転型記憶装置
EP0278471B1 (en) Data processing method and system for accessing rotating storage means
JP3175999B2 (ja) ディスクアレイ装置
JPH03103918A (ja) 仮想ディスク構成方式
JP2994917B2 (ja) 記憶システム