JPS60117942A - 通信システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、コンピューターシステムの通信に係る。コン
ピューターシステムは、遠隔通信ボートとのデータのや
り取りを制御するために通信コントローラを使用してい
る。コンピュータシステムの通信チャンネルは、典型的
に、コントローラとボートとの間でデータを両方向に転
送するデータバスである。各ボート及びコントローラは
データバスに接続される。通信コントローラは、通信ボ
ートと情報のブロックをやり取りするために使用される
。これらのブロックは、多数のサブブロックに分割する
ことができる。サブブロックは、通信システムによって
予め決められたデータフォーマットで転送される。

通信コントローラは、どの通信ボートが情報を送信しよ
うとしているか、或いは情報を受け取る用意ができたか
を確認するために通信ボートをポーリングしなければな
らない。これは、質問及び応答データ転送によって行な
われる。ポーリングさるべきボートのアドレスを含む情
報ブロックがボートに転送される。通信ボートは、それ
らの状態に基づいて応答する。ボートの１つをアドレス
する動作は、アドレスデータをデータバス上こ沿って通
信ボートに転送して、ここでアドレスをデコードするこ
とによって行なう。質問及び応答動作は、データバスに
おいて時間を浪費する。この欠点により、データバス上
での原子データの転送速度が限定される。更に、アドレ
ス動作及び状態確認動作を実行するに要する時間によっ
て、ブロック転送を完了するに要する時間が増大する。

このように、データバスアーキテクチャには、本来時間
遅延があるという欠点がある。

通信コントローラは、ボートが機能不良である時に、全
データバス通信機能が動力１なくなる。

更に、ボートは、機能不良中に誤ったデータを送ること
がある。データバスは、データの有効性をチェックせず
にデータを転送する。従って、誤ったデータがコントロ
ーラに伝播する。データバスは、不都合なことに１機能
不良の通信ボートを作動不良にする能力がない。

本発明の目的は、ボートの応答時間を改善することであ
る。応答時間としては単一ビットの時間が好ましい。本
発明の別の目的は、欠陥ポートを検出し不能化すること
である。

チャンネルは、オン・ザ・フライ（ｏｎ−ｔｈｅ−ｆｌ
ｙ）アドレス動作を実行する。ボートには、データ流が
チャンネルからのデータブロックとして送られる。デー
タ流は、データ流を受け取るべきポートのアドレスを含
んでいる。チャンネルは、アドレスを感知し、データブ
ロックをアドレスされたポートに送る。ボートは、チャ
ンネルの一方向にデータを受け取るように設計されてい
る。チャンネルは、ポートが伝送をしている場合、ポー
トからの転送を一時停止する。

チャンネルは、データ流に含まれている種々のコントロ
ールキャラクタを自動的にチェックする。キャラクタを
チェックすることは、チャンネルを通って転送されるデ
ータ流の完全性を監視することである。チャンネルは、
確認できるエラーを検出した時に、ポートを不能化する
ことができる。

チャンネルでは、２本の単一方向ラインを経て通信コン
トローラから複数のボートへ送られるデータをマルチプ
レクス及びデマルチプレクスする。送信データ、送信ク
ロック、受信データ及び受信クロックの一方向ラインは
、チャンネルに放射状に取り付けられた各ポートに接続
されている。

これらのラインによりボートの応答時間が容易に１ビツ
トセル時間とされる。放射状の配置により、チャンネル
において、ラウントロピンポーリングが可能となる。こ
れら及び他の効果は、好ましい実施例の詳細な説明より
明らかになり、理解できるであろう。

実施例 第１図を参照すると、コントローラ１０は、チャンネル
１２に接続され、次に、チャンネル１２は、放射状配列
で接続されている複数のボート１４に接続されている。

第２図を参照すると、コントローラ１０は、２本の単一
方向リンク１６及び１８を使ってチャンネル１２に接続
されている。これらのリンクは、直列データを通信する
。チャンネル１２及びコントローラ１０は、２本の直列
リンク１６及び１８で一緒に接続され、これらのリンク
が、同時に両方向通信を可能にしている。リンク１６及
び１８は、直列自己タイミング取りビット同期単一方向
リンクである。−チャンネル１２は、マルチプレクサ２
０及びデマルチプレクサ２２を使う。リンク１６は、デ
ータをマルチプレクサ２０からコントローラ１０に伝送
し、一方、リンク１８はデータをコントローラ１０から
デマルチプレクサ２２に伝送する。マルチプレクサ２０
は、ボート１４からのデータをマルチプレクスし、コン
トローラ１０に伝送する。デマルチプレクサ２２は、コ
ントローラ１０からのデータをデマルチプレクスし。

ボート１４に伝送する。

送信データライン２４、送信クロックライン２６、受信
データライン２８、及び受信クロックライン３０は、直
列単一方向データを伝達し、そして、それらのすべての
ラインは、チャンネル１２をポート１４に接続している
。受信データライン２８は、ポート１４によって送信さ
れた受信データ信号を、マルチプレクサ２０に伝送する
。受信クロックライン３０は、マルチプレクサ２０によ
って送信された受信クロック信号を通信する。

送信データライン２４及び送信クロックライン２６は、
デマルチプレクサ２２によって送信された送信データ及
び送信クロック信号を送信する。

ボート１４の各々は、受信データライン２８、受信クロ
ックライン３０、送信データライン２４゜及び送信クロ
ックライン２６に接続している。送信クロックライン２
６は、それら個々の送信データライン２４の送信データ
を、それら個々のボート１４ヘタイミングを合わせて送
り込む。受信クロックライン３０は、それら個々の受信
データライン２８の受信データを、それら個々のボート
１４からタイミングを取って送り出す。その結果、ポー
ト１４の各々は、２組のデータライン及びクロックライ
ンに接続される。

デマルチプレクサ２２は、ライン１８を経て入って来る
データ流のボートアドレスに対して、コントローラ１０
から入って来るデータ流を監視する。さらに、デマルチ
プレクサ２２は、入って来るデータをアドレスされたボ
ート１４に自動的に送る。この自動送り動作を、オン・
ザ・フライ・アドレス動作と呼ぶ。これにより、ボート
１４をアドレスするブロック転送は不要となる。デマル
チプレクサ２２は、送信クロック信号を送信データに同
期して送信する。送信クロック信号は、すべての送信ク
ロックラインを経て同時に送られる。

送信データ信号は、送信データライン２４の１本のみを
経て送られる。

マルチプレクス２０は、ボート１４のいずれが、データ
を転送する準備が出来ているかを決めるのに、ラウント
ロピンポーリングを使う。マルチプレクス２０は、受信
クロックライン３０を経て受信クロックサイクルを、ボ
ート１４の１つに転送する。さらに、ボートは、ボート
がデータの転送する準備ができている場合、受信データ
ライン２８に低レベル信号を供給する。この低レベル信
号は、論理ゼロのデータビットで、これは、ボート１４
が転送するデータビットのブロックの１番目のビットで
ある。ボート１４は、ボート１４が転送の準備ができて
いない場合、受信データライン２８に高レベル信号を供
給する。

それから、マルチプレクス２０は、当該ボートが高レベ
ル信号であるか、又はボートがデータビットのブロック
の転送を終了した場合、次のボート１４が、データを転
送する準備ができているかどうか決定するために、次の
ボート１４に進む。

マルチプレクス２０は、ボート１４に繰り返し質問を行
なう。マルチプレクス２０は、最後のボート（Ｎ）が質
問された後、ボートがゼロであることを質問する。これ
を、ラウントロピンポーリングと呼び、そして、このよ
うなポーリングは、アドレス動作に対して、データのブ
ロックの転送を必要としない。

ボート１４は、ボート１４がデータ転送の準備ができて
いる場合、ボート１４に質問するのに使われる質問クロ
ックサイクル中に、低レベル信号を供給しなければなら
ない。その結果、ボート１４は、質問に応答する時間が
、１ビット時間となる。これは、ボート１４の繰り返し
ポーリング及びアドレス動作を速める。

通信コントローラから入って来るデータ流は、自己タイ
ミング取り特性のものである。入って来るデータ流は、
そのデータ及びクロック信号がリンク１８に同時に重畳
される。デマルチプレクサ２２は、データとクロック信
号を分離し、入ってくるデータ流のデータを、アドレス
されたボート１４に転送する。分離されたクロック信号
は、チャンネルに同期され、取り付けられたボート１４
のすべてに転送される。

マルチプレクサ２０は、内部で受信クロック信号を発生
する。特定のボートからマルチプレクサ２０に入る受信
データ信号は、マルチプレクサの内部で発生された受信
クロック信号と合成され、自己タイミング取り特性をも
ったデータ流が形成されて出力される。

デマルチプレクサ２２は、一度に１つのボート１４とし
か通信できない。マルチプレクサ２゜も、一度に１つの
ボート１４としか通信できない。

受信クロック信号は、ボート１４の１つのみに送られる
。送信クロック信号は、ボート１４のすべてに転送され
るが、１つのボート１４がデータ流を受信する間に別の
ボート１４がデータ流を送信することができる。その結
果、チャンネルは、コントローラと同時にデータをやり
取りすることができる。この両方向通信は、２本の単一
方向リンク１６及び１８を経て行われる。

マルチプレクサ２０は、デマルチプレクサ２２とマルチ
プレクサ２０の両方が同一ボート１４と同時に通信して
いる時、アドレスされたボートへの受信クロックの転送
を終了する。このことにより、マルチプレクサ２０は、
アドレスされたボートとの通信を停止する。それによっ
て、１つのボートへの同時の送信及び受信が禁止される
。

デマルチプレクサ２２とマルチプレクサ２０を通過する
データ流は、デマルチプレクサ２２とマルチプレクサ２
０で各々監視される。デマルチプレクサ２２とマルチプ
レクサ２０は、データブロックの最初の有効キャラクタ
であるフラグキャラクタを確認する。これは、データブ
ロックの最後の有効キャラクタのこともある。アドレス
キャラクタは、最初のフラッグキャラクタの後に続く。

アドレスキャラクタは、アドレスされたボート１４を識
別する。

マルチプレクサ２０は、ボート１４の１つから転送が行
なわれている間に欠陥が発生した場合、そのボートの機
能を明らかに不能にする。４つの確認できる欠陥状態は
、長すぎるデータブロック、始まりのないフラグキャラ
クタ、終りのないフラグもしくはキャラクタ中断、及び
間違ったアドレスである。

第３図を参照すると、コントロラ１０からデマルチプレ
クサ２２に転送される自己タイミング取り送信データは
、最初に、同期回路３２に入る。

同期回路３２は、入ってくるビット流を内部発信器３４
に同期させる。発信器３４は、発信器の出力ライン３５
にクロック信号を与える。従って、データ流は、発信器
３４に同期された後に、復調状態マシン３６に入る。

同期された転送データ流は、この変調状態マシン３６に
入り、データ流の各ビットに対して、予め定められたビ
ットセル時間巾を用いている。

データライン３８は、各ビットセルの始めにおいては、
常に高電圧状態である。データライン３８は、データビ
ットの値に基づいてビットセル内で低電圧状態に移行す
る。ビットの値は１又はＯのいずれかである。

データ流のコード化により、低電圧状態へ早目に切り換
わると、０ビツトが指定される。ビットセルの３３％の
点でこの遷移が起きる。低電圧状態への切り換えが遅れ
ると、１ビツトが指定される。この遷移はビットセル時
間の６７％の点で生じる。そのため、５０％のビットセ
ルの中心でサンプリングすることにより、ビットセルの
ビットが１ビツトであるか、０ビツトであるかが決定さ
れる。

復調状態マシン３６は、ビットセル内にあるビットが１
か０かを決める。さらに、復調状態マシン３６は、クロ
ックとデータを分離し１分離された出力として、ライン
４０にＮＲＺ　（非ゼロ復帰）送信データ信号を、そし
てライン４２に送信クロック信号を供給する。復調状態
マシン３６は、発信器３４によってタイミング取りされ
る論理回路及びラッチの組み合わせ体を使用する。

送信直列シフタ４４は、この直列シフタ４４内のすべて
のビットに対して、ライン４６に並列出力を供給する。

ライン４６に現れる送信直列シフタの出力は、フラグデ
コーダ回路５０に接続される。ライン４０の送信データ
信号は、ライン４２の送信クロック信号によって、送信
直列シフタ４４を横切ってシフトされる。さらに、送信
直列シフタ４４の最後の出力は、送信データ信号で、ラ
イン４８に現れる。

フラグデコーダ回路５０は、フラグキャラクタのビット
パターンを確認する。次いで、フラグデコーダ回路５０
は、ライン５２にアクティブ信号を供給し、これにより
、選択ラッチ５４にデータを記憶する。ボートアドレス
は、フラグキャラクタが確認された時、選択ラッチ５４
に記憶される。

さらに、送信直列シフタ４４は、選択ラッチ５４のＤ入
力に接続されているライン５６に並列の出力を発生する
。選択ラッチ５４は、デマルチプレクサ２２に接続され
た現在アドレスされたボート１４のアドレスを記憶する
。選択ラッチ５４は、アドレスされたボートの値を表す
出力をライン５８に発生する。ライン５８は、データデ
マルチプレクサ６０と比較回路６２に接続されている。

送信直列シフタ４４のライン４８は、データデマルチプ
レクサ６０を駆動する。データデマルチプレクサ６０は
、ライン４８のデータ流を、アドレスされたボート１４
に転送する。ライン５８は、ライン４８のデータ流を、
データデマルチプレクサ６０を経て、アドレスされたボ
ート１４に転送する。復調状態マシン３６によって供給
されたライン４２の送信クロック信号は、送信クロック
駆動装置６３を駆動する。送信クロック駆動装置６３は
、送信クロック信号を、接続されたポ−ト１４のすべて
に転送する。

アイドル回路６４は、データ流のパターンの存在につい
てライン４８を監視する。アイドル回路６４は、送信直
列シフタ４４がらライン４８を経てデータ流が到来する
時だけ、比較回路を作動可能にさせる。アイドル回路６
４は、その監視を開始させるライン４２の送信クロック
信号で駆動される。アイドル回路６４は、デマルチプレ
クサ２２が送信状態であるがアイドル状態であるかを表
す出力信号をライン６６に発生する。

マルチプレクサ２０は、このマルチプレクサ２０に接続
されて現在アドレスされたボート１４のボートアドレス
を記憶する選択カウンタ６８を有する。選択カウンタ６
８は、ライン７ｏにマルチプレクサ２０のボートアドレ
スを供給する。

比較回路６２は、ライン５８に現れる選択ラッチされた
ボートアドレスと、ライン７ｏに現れる選択カウンタの
ボートアドレスとを比較する。

比較回路６２は、ライン６６の非アイドル信号によって
作動可能になった時であって、更に、ライン５８のマル
チプレクサボートアドレスとライン７０のデマルチプレ
クサアドレスが等しい時に、ライン７２にマルチプレク
ス不能化信号を送る。

ライン７２の不能化信号により、マルチプレクサ２０は
、アドレスされたボートにクロック信号を転送するのを
やめる。従って、比較回路６２は、マルチプレクサ２０
とデマルチプレクサ２２が同時に同じボートと通信しな
いようにする。

発信器３４は、ライン７６に受信クロック信号を供給す
るタイミング回路７４を駆動する。タイミング回路７４
は、ライン７２のアクティブ信号によって作動不能にさ
れる。ライン７６の受信クロック信号は、受信ラッチ７
８、ビットカウンタ８０、選択カウンタ６８、受信直列
シフタ８２及び状態マシン８４をクロックでトリガする
。さらに、ライン７６の受信クロック信号は、受信クロ
ック信号をボート１４の１つに送信する受信クロック駆
動装置を駆動する。その結果、マルチプレクサ２０は、
ボート１４の１つによって送信された受信データ流に同
期して作動する。

マルチプレクサ２０の中央制御機構は、状態マシン８４
である。第４図に示されたマルチプレクサ状態マシンの
流れ線図は、状態マシン８４の論理的な流れを表してい
る。状態マシン８４は、マルチプレクサ２０がボート１
４の１つを質問する時、ＮＲＺデータライン８８を監視
する。データライン８８は、アドレスされたボートがデ
ータを送信する準備ができた時に、低電圧状態になる。

状態マシン８４は、ライン８８のデータラッチ出力が高
い状態のままである時、選択カウンタ６８を増加させる
。

状態マシン８４は、増加ライン８９凸、選択カウンタ６
８を増加させるアクティブ信号を供給する。選択カウン
タ６８は、この選択カウンタ６８が増加する時に、ボー
ト１４をポーリングする。

選択カウンタ６８は、ライン７０にポー１−アドレスを
供給する。アドレスライン７０は、ＲＡＭ（ランダムア
クセスメモリ）９０、アドレス一致回路９２、データマ
ルチプレクサ９４及び受信クロック駆動装置８６によっ
て間接的に情報を受け取る。受信クロック駆動装置８６
は、選択カウンタ６８が増加する時に、個々のクロック
ライン３０を経てボート１４の各々にクロックサイクル
を順次与える。この順次走査により、ラウントロピンポ
ーリングが実行される。

ボート１４の各々は、低電圧状態をデータマルチプレク
サ９４に与えるために、１クロツクサイクルのタイミン
グ回路７４を持っている。データマルチプレクサ９４は
、選択ライン７０のボートアドレスをデコードする。デ
ータマルチプレクサ９４は、アドレスされたボートによ
ってリンク２８を経て転送されたデータをライン９６に
送る。

ライン９６のデータは、不能化ゲート９８を経て、ゲー
ト出力ライン１００に送られ、このラインは、受信ラッ
チ７８のＤ入力に接続されている。ライン８８に現れる
受信ラッチの出力信号は、状態マシン８４、受信直列シ
フタ８２及び変調クロックエンコーダ回路１０２に供給
される。状態マシン８４は、ライン８８を監視し、アド
レスされたボートが、データを送信する準備ができてい
るかどうか決定する。

変調クロックエンコーダ回路１０２は、ライン８８のＮ
ＲＺデータ流を受け取り、データの内容によって、ＮＲ
Ｚデータ流を変調する。変調クロックエンコーダ回路１
０２は、ライン３５の発信信号、ライン８８の受信デー
タ信号及びライン７６の受信クロック信号を受け取り、
ＮＲＺデータ流を変調し、エンコードする。その結果出
ていくデータ流は、リンク１６に供給される。データは
、データ転送の間に、ボート１４の１つから、データマ
ルチプレクサ９４、不能化ゲート９８及び変調クロック
エンコーダ回路１０２を経てコントローラ１０に順次に
送られる。

受信ラッチ７８は、ライン８８にＮＲＺ　（非ゼロ復帰
）データ流を供給するようにタイミング回路７４によっ
てタイミング取りされる。このＮＲＺデータ流は、受信
直列シフタ８２を経てシフトされる。直列シフタ８２は
、ライン１０４に並列出力を発生する。アボートデコー
ド回路１０６は、アボートキャラクタが受信直列シフタ
８２によって送られた時、アボートデコード出カライン
１０８にアクティブ信号を供給する。アボートデコード
出カライン１０８は、状態マシン８４によって監視され
る。

アドレス−数回路は、ライン７０のボートアドレスとラ
イン１０４の受信直列シフタの出力を受け取る。ライン
１１０の一致出力信号は、状態マシン８４によって監視
される。状態マシン８４は、ボート１４の１つによって
転送されたアドレスキャラクタが、受信直列シフタ８２
に記憶される時に、ライン１１０の一致出力信号を監視
する。

状態マシン８４は、復帰ライン１１２にアクティブな復
帰信号を供給することによってビットカウンタ８０を復
帰することができる。ビットカウンタ８０は、ボート１
４の１つからデータ流の転送が開始される時に復帰され
る。ライン７６のクロック信号は、マルチプレクサ２０
を経てビットが転送される時に、ビットカウンタ８０を
増加させる。ビットカウンタ８０は、ブロックのビット
カウントが最大許容ブロックビットカウントを越える時
に、状態マシン８４によって監視されるライン１１４に
、アクティブな長いブロック信号を供給する。状態マシ
ン８４は、ブロック転送の間、ライン１１４の長いブロ
ック信号を監視する。

状態マシン８４は、ボートを明らかに作動不能にさせる
能力を持っている。ＲＡＭ９０は、チャンネル１２に接
続しているボート１４の各々に対して１個のビットを持
っている。そして、ＲＡＭ９０は、ＲＡＭアドレスマル
チプレクサ１１５によって選択される。

ＲＡＭ９０のビットはすべて、初期化時間中にセットさ
れる。初期化回路１１６は、図に示されていないが、電
源オン時復帰信号ラインを備え、これは、チャンネル１
２の全回路を復帰させる。

初期化回路１１６は、ライン３５を経て発信クロック信
号を受信する。ＲＡＭ９０は、ＲＡＭアドレスマルチプ
レクサ１１５で駆動されたアドレスライン１１７によっ
て選択される。初期化回路１１６は、ライン１１８に、
設定及び復帰信号を与える。

初期化回路１１６は、チャンネル１２の電源オン復帰の
後に、ライン１１８に設定信号を供給する。それから、
初期化回路１１６は、ライン１１９にコントロール及び
アドレス信号を供給し、ＲＡＭアドレスマルチプレクサ
１１５が、ライン１１９のコントロール及びアドレス信
号に対応するＲＡＭ９０のビットを選択するようにする
。次いで、初期化回路１１６は、アドレスされたビット
セットする書き込みストローブ信号をライン１２０に供
給する。初期化回路１１６は、ＲＡＭ９０のすべてのビ
ットを順次セットする。さらに、初期化回路１１６は、
ＲＡＭ９０のビットが最初にセットされた後、復帰信号
を供給する。

ライン７６の受信クロック信号は、復帰中にＲＡＭ９０
をストローブするために使用される。

ライン７６は、ストローブするために使用されるＡＮＤ
ゲート１２１に接続されている。状態マシン８４は１作
動可能化ライン１２２にアクティブな書き込み信号を供
給することによってＲＡ　Ｍ　９０のビットを復帰する
ことができる。状態マシン８４は、ライン１２３に、Ａ
ＮＤゲート１２１の出力であるストローブ信号を与える
。ライン１２３は、ライン１２５に書き込みストローブ
出力を与えるＯＲゲート１２４に接続されている。ライ
ン１２５は、すべての設定及び復帰動作の間に、ＲＡＭ
９０をストローブするために使用される。

このように、ライン１２５は、設定の間は、初期化回路
１１６によって制御され、そして、復帰の間には、状態
マシン８４で制御される。

ＲＡＭ９０に記憶された各リセットされたビットは、不
能化されたボートに対応する。ＲＡＭ９０の出力は、Ｒ
ＡＭ出力ライン１２６に供給され、このラインは、不能
化ゲート９８に接続されている。不能化ゲート９８は、
ライン９６のデータ流が、不能化ゲート出力ライン１０
０に現われないようにすることができる。その結果、状
態マシン８４は、ＲＡＭ９０の対応しているビットをリ
セットすることにより、ボート１４の機能を明らかに不
能化することができる。

状態マシン８４は、第４図に描かれている動作の流れを
実行するために、長ブロックライン１１４、アボートデ
コードライン１０８、一致ライン１１０及びデータライ
ン８８を監視する一方、増加ライン８９、ビットカウン
タリセットライン１１２及び書き込みライン１２０を制
御する。

【図面の簡単な説明】

第１図は、コントローラ及びポートに接続されたチャン
ネルを示す図、 第２図は、チャンネルをコントローラ及びボートに接続
に接続しているリンクを示す図、第３図は、コントロー
ラ及びポートに接続されたチャンネルの詳細なブロック
ダイアグラム、第４図は、マルチプレクサ状態マシンの
流れ線図である。 １０・・・コントローラ １２・・・チャンネル １４・・・複数のポート １６．１８・・・一方向性リンク ２０・・・マルチプレクサ ２２・・・デマルチプレクサ

Claims (1)

1. 【特許請求の範囲】 １、コントローラ手段と複数のボート手段との間にデー
   タのブロックを通信する通信システムにおいて、 前述のコントローラ手段と前述のボート手段の間に接続
   されていて、複数の入力データブロックの各々を全体的
   にデマルチプレクスして通信するデマルチプレクサ手段
   を具備し、このデマルチプレクサ手段は、各ブロックに
   おいてアドレスデータを使用して、前述の入力データブ
   ロックがこのデマルチプレクサに入る時に、前述のコン
   トローラ手段から、上記入力データブロックの上記アド
   レスデータで指定された前述のボート手段の１つへ、前
   述の入力データブロックの各々をデマルチプレクスし、 そして更に、前述のコントローラ手段と前述のボート手
   段との間に接続されていて、前述のボート手段からの複
   数の出力データブロックを全体的にマルチプレクスして
   通信するマルチプレクサ手段を具備し、前述のボート手
   段の各々は、各々の前記出力データブロックの第１ビツ
   トの所定ピッ１〜状態を感知することにより、前述の出
   力データブロックの１つに対して前述のマルチプレクサ
   手段によって順次監視され、前述の出力ブロックの第１
   ビツトは、前記ボート手段の別の１つを順に監視する前
   か、或いは、前記ボート手段の別の１つを順に監視しな
   がら、前述のボート手段の１つから前述のコントローラ
   手段へ、上記出力データブロックをマルチプレクスする
   ように上記マルチプレクサ手段に指令することを特徴と
   する通信システム。 ２、上記コン１−ローラ手段に接続され、上記コントロ
   ーラ手段からのデータを同期をとって復調する同期−復
   調手段と、 この間期−復調手段に接続され、データクロツタ信号を
   前述のボートに伝送する伝送駆動手段と、 前述の同期−復調手段と前述のデータデマルチプレクサ
   手段とに接続され、前述のコントローラ手段からの上記
   データからアドレスデータを記憶し、さらに、上記デー
   タをデマルチプレクスするところの前述のボート手段の
   １つを選択するラッチ手段と、 前述の同期−復調手段と前述のラッチ手段に接続され、
   複数の上記ボートのうちの１つに、データクロック信号
   に同期してデータをマルチプレクスするデータデマルチ
   プレクサ手段と、前述の同期−復調手段、前述のラッチ
   手段及び前述のマルチプレクサ手段に接続され、前述の
   デマルチプレクサ手段と前述のマルチプレクサ手段の両
   方が、前述のポート手段のうちの同じポート手段に通信
   しているかどうかを決定し、そして、前述のマルチプレ
   クサ手段の通信を不能にするような比較回路部を具備す
   ることを特徴とする特許請求の範囲第１項に記載のデマ
   ルチプレクサ。 ３、複数の前述のポート手段の１つからのデータをマル
   チプレクスするデータマルチプレクサと、 前述のポート手段に接続され、データクロツタ信号を前
   述のボートの１つに伝送する受信駆動手段と、 前述のマルチプレクサを制御する状態マシン手段と、 前述のコントローラ手段と前述のデータマルチプレクサ
   手段とに接続され、前述のポート手段の１つから前述の
   コントローラ手段へのデータを、同期をとって変調する
   同期−変調手段と、前述の状態マシン手段と、前述のデ
   ータマルチプレクサ手段と、前述の同期−変調手段とに
   接続され、前述のデータマルチプレクサを通過するデー
   タの伝送を不能にするメモリ不能化手段とを具備し、こ
   のメモリ不能化手段は、エラー状態を認識する前述の状
   態マシン手段によって制御されることを特徴とする特許
   請求の範囲第１項に記載のマルチプレクサ。