JP3095253B2 - 通信制御装置 - Google Patents
通信制御装置Info
- Publication number
- JP3095253B2 JP3095253B2 JP03018510A JP1851091A JP3095253B2 JP 3095253 B2 JP3095253 B2 JP 3095253B2 JP 03018510 A JP03018510 A JP 03018510A JP 1851091 A JP1851091 A JP 1851091A JP 3095253 B2 JP3095253 B2 JP 3095253B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- signal
- response signal
- storage unit
- communication network
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Small-Scale Networks (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、全二重の伝送路を有す
る通信網システムにおいて、端末が宛先アドレスを含む
往信号を送り、宛先端末から応答信号を受けて通信を行
う通信制御装置に関する。
る通信網システムにおいて、端末が宛先アドレスを含む
往信号を送り、宛先端末から応答信号を受けて通信を行
う通信制御装置に関する。
【０００２】
【従来の技術】従来、この種の通信網としては種々のも
のがあるが、その一つとして、生体の神経細胞のアナロ
ジーによるマルチチャネルの格子状通信網が特開昭６３
−７４３４９号公報、特開平２−２９０４６号公報等に
示されている。これは、多入力一出力信号の通信制御要
素をノードとして多結合構造に接続して不定形通信網
（ＬＡＤＥＲＮＥＴ＝Ｌattice Ｄynamic Ａrchitectur
e Ｎetwork）を構成し、各ノードではデジタル信号を先
着順論理により転送する通信網形態をとっている。
のがあるが、その一つとして、生体の神経細胞のアナロ
ジーによるマルチチャネルの格子状通信網が特開昭６３
−７４３４９号公報、特開平２−２９０４６号公報等に
示されている。これは、多入力一出力信号の通信制御要
素をノードとして多結合構造に接続して不定形通信網
（ＬＡＤＥＲＮＥＴ＝Ｌattice Ｄynamic Ａrchitectur
e Ｎetwork）を構成し、各ノードではデジタル信号を先
着順論理により転送する通信網形態をとっている。
【０００３】この格子状通信網は、多くの利点を持つ
が、特に次の点で優れている。一つは、多結合構造のた
めネットワーク・トポロジーの自由度が高いことであ
る。従って、フォルト・トレランシー（耐故障性）が高
いものとなる。即ち、網の一部に障害があっても他のル
ートで通信が適切に確保される。第二に、先着順論理に
より通信の度に最適な通信経路（最短パス）が選択され
ることである。また、このシステムは、ノードにおいて
同時に複数の接続チャネルを確立するマルチチャネル方
式をとり、効率的に全二重通信を確立するものである。
よって、本システムは例えばＯＳＩ（開放型システム間
相互接続）の物理層に効果的に適用される。
が、特に次の点で優れている。一つは、多結合構造のた
めネットワーク・トポロジーの自由度が高いことであ
る。従って、フォルト・トレランシー（耐故障性）が高
いものとなる。即ち、網の一部に障害があっても他のル
ートで通信が適切に確保される。第二に、先着順論理に
より通信の度に最適な通信経路（最短パス）が選択され
ることである。また、このシステムは、ノードにおいて
同時に複数の接続チャネルを確立するマルチチャネル方
式をとり、効率的に全二重通信を確立するものである。
よって、本システムは例えばＯＳＩ（開放型システム間
相互接続）の物理層に効果的に適用される。
【０００４】ここに、ネットワークの統合を考えた場
合、Ｅthernet（イーサネット）やＳtarlan（スターラ
ン）等に代表されるＣＳＭＡ／ＣＤ方式の通信プロトコ
ル対応のデータリンクブリッジやゲートウェイなどの中
継装置を用いたネットワークの統合が主流となってきて
いる。ここで、データリンクブリッジを全二重伝送路で
形成された上記不定形通信網のようなＬＡＮに適用しよ
うとする場合、これは固有のアドレスを持っていないの
で、その対応策が必要となる。
合、Ｅthernet（イーサネット）やＳtarlan（スターラ
ン）等に代表されるＣＳＭＡ／ＣＤ方式の通信プロトコ
ル対応のデータリンクブリッジやゲートウェイなどの中
継装置を用いたネットワークの統合が主流となってきて
いる。ここで、データリンクブリッジを全二重伝送路で
形成された上記不定形通信網のようなＬＡＮに適用しよ
うとする場合、これは固有のアドレスを持っていないの
で、その対応策が必要となる。
【０００５】例えば、ある端末が同一ネットワーク内の
別の端末に向かって送出した場合、データリンクブリッ
ジからの応答信号が目的端末からのものより早く到達す
るようなことがあると、送信端末はこのデータリンクブ
リッジとパス固定してしまい、目的端末とは通信できな
くなってしまう。即ち、通常の端末との間の動作に問題
を生じてしまう。この点を考慮したデータリンクブリッ
ジ対応の通信制御装置として、ネットワークの片道の最
大伝送遅延時間をＴPMAXとし、端末用の通信制御装置が
受信を開始してから応答信号の送信を開始するまでの時
間をＴA とした時、応答信号を送出するまでの所定期間
ＴR が、（ＴA ＋２・ＴPMAX）よりも大きくなるように
設定したものが本出願人により提案されている。これ
は、ネットワークから信号が受信された場合、それが同
報信号でなければ一定時間ＴR 後に応答信号を送出させ
るようにしたものである。
別の端末に向かって送出した場合、データリンクブリッ
ジからの応答信号が目的端末からのものより早く到達す
るようなことがあると、送信端末はこのデータリンクブ
リッジとパス固定してしまい、目的端末とは通信できな
くなってしまう。即ち、通常の端末との間の動作に問題
を生じてしまう。この点を考慮したデータリンクブリッ
ジ対応の通信制御装置として、ネットワークの片道の最
大伝送遅延時間をＴPMAXとし、端末用の通信制御装置が
受信を開始してから応答信号の送信を開始するまでの時
間をＴA とした時、応答信号を送出するまでの所定期間
ＴR が、（ＴA ＋２・ＴPMAX）よりも大きくなるように
設定したものが本出願人により提案されている。これ
は、ネットワークから信号が受信された場合、それが同
報信号でなければ一定時間ＴR 後に応答信号を送出させ
るようにしたものである。
【０００６】このようなデータリンクブリッジ対応の通
信制御装置は、ネットワークとして前述したような不定
形通信網のように、発信端末と宛先端末との間に物理的
な専用通信路（固定パス）を設定できるものを使用し、
同一ネットワーク内に２つ以上のデータリンクブリッジ
がある場合に不都合を生ずる。
信制御装置は、ネットワークとして前述したような不定
形通信網のように、発信端末と宛先端末との間に物理的
な専用通信路（固定パス）を設定できるものを使用し、
同一ネットワーク内に２つ以上のデータリンクブリッジ
がある場合に不都合を生ずる。
【０００７】この点を図５を参照して説明する。図示例
は、３つのネットワーク１，２，３を２つのデータリン
クブリッジ４，５を利用して、４つの通信制御装置６，
７，８，９により統合させた例を示す。図示例におい
て、例えばネットワーク１に属する端末の１つ（これ
を、端末Ａとする）が、ネットワーク２に属する端末
（これを、端末Ｂとする）宛に送信を開始したとする
と、この信号はデータリンクブリッジ４，５の両方で受
信される。そして、通信制御装置６，７がともに応答信
号を送出するわけであるが、この時、端末Ａがデータリ
ンクブリッジ４よりもデータリンクブリッジ５に近い所
にあり、この通信制御装置７からの応答が早く端末Ａに
到達した場合、端末Ａとデータリンクブリッジ５との間
に通信路が形成されてしまう。よって、目的とする宛先
端末Ｂに信号を送ることができない。
は、３つのネットワーク１，２，３を２つのデータリン
クブリッジ４，５を利用して、４つの通信制御装置６，
７，８，９により統合させた例を示す。図示例におい
て、例えばネットワーク１に属する端末の１つ（これ
を、端末Ａとする）が、ネットワーク２に属する端末
（これを、端末Ｂとする）宛に送信を開始したとする
と、この信号はデータリンクブリッジ４，５の両方で受
信される。そして、通信制御装置６，７がともに応答信
号を送出するわけであるが、この時、端末Ａがデータリ
ンクブリッジ４よりもデータリンクブリッジ５に近い所
にあり、この通信制御装置７からの応答が早く端末Ａに
到達した場合、端末Ａとデータリンクブリッジ５との間
に通信路が形成されてしまう。よって、目的とする宛先
端末Ｂに信号を送ることができない。
【０００８】このようなことから、同一通信網内にデー
タリンクブリッジが複数存在しても応答信号を返すのが
１つとなるようにし、所望の宛先端末と通信を行うこと
ができるようにしたものも、本出願人により特願平２−
２５６５６３号として提案されている。
タリンクブリッジが複数存在しても応答信号を返すのが
１つとなるようにし、所望の宛先端末と通信を行うこと
ができるようにしたものも、本出願人により特願平２−
２５６５６３号として提案されている。
【０００９】図５ないし図７にその内容を示す。まず、
提案例の基本的思想を図５を参照して説明する。データ
リンクブリッジ用の通信制御装置は、自己から見て相手
側（データリンクブリッジの反対側）のネットワークに
属する全ての端末のアドレスを記憶する。例えば、図示
例において、通信制御装置６であればネットワーク２、
通信制御装置７であればネットワーク３、通信制御装置
８であればネットワーク１，３、通信制御装置９であれ
ばネットワーク１，２に属する全ての端末（図示せず）
のアドレスを記憶する。そして、任意のネットワークか
ら信号を受信すると、その中に含まれる宛先アドレスを
自己の通信制御装置が記憶している全アドレスと比較
し、一致しているものがあれば応答信号を返すようにし
たものである。
提案例の基本的思想を図５を参照して説明する。データ
リンクブリッジ用の通信制御装置は、自己から見て相手
側（データリンクブリッジの反対側）のネットワークに
属する全ての端末のアドレスを記憶する。例えば、図示
例において、通信制御装置６であればネットワーク２、
通信制御装置７であればネットワーク３、通信制御装置
８であればネットワーク１，３、通信制御装置９であれ
ばネットワーク１，２に属する全ての端末（図示せず）
のアドレスを記憶する。そして、任意のネットワークか
ら信号を受信すると、その中に含まれる宛先アドレスを
自己の通信制御装置が記憶している全アドレスと比較
し、一致しているものがあれば応答信号を返すようにし
たものである。
【００１０】このような基本的思想を実現するための通
信制御装置（６〜９の何れでもよい）の構成について説
明する。ここに、図５に示したネットワーク１〜３は何
れも前述した不定形通信網であり、通信手段はイーサネ
ットとする。図６は、通信制御装置の構成中、応答信号
送出手段１０及びそれに関わる部分を概略的に示すもの
である。図示例は、例えば通信制御装置６に関するもの
とする。まず、データリンクブリッジ４からの差動送信
信号ＴＴＲＭＴを受信してＴＴＬレベルの信号ＴＤに変
換するレシーバ１１が設けられ、変換された信号ＴＤを
差動信号ＮＴＲＭＴに変換してネットワーク１に出力す
るドライバ１２が設けられている。一方、逆に、ネット
ワーク１からの差動受信信号ＮＲＣＶを受信してＴＴＬ
レベルの信号ＲＤに変換するレシーバ１３が設けられ、
変換された信号ＲＤを差動信号ＴＲＣＶに変換してデー
タリンクブリッジ４に出力するドライバ１４が設けられ
ている。また、エンコードされた信号ＴＴＲＭＴをＮＲ
Ｚデータ信号Ｔ×Ｄ、及びこれに同期したクロックＴ×
Ｃに変換して出力するマンチェスタエンコーダデコーダ
（ＭＥＤ）１５が設けられている。このＭＥＤ１５は信
号ＴＴＲＭＴを受信中には信号ＴＣＳＮを肯定するもの
であり、この信号ＴＣＳＮが否定されると前記ドライバ
１２の出力はオフ状態とされる。同様に、エンコードさ
れた信号ＮＲＣＶをＮＲＺデータ信号Ｒ×Ｄ、及びこれ
に同期したクロックＲ×Ｃに変換して出力するマンチェ
スタエンコーダデコーダ（ＭＥＤ）１６が設けられてい
る。このＭＥＤ１６は信号ＮＲＣＶを受信中には信号Ｒ
ＣＳＮを肯定するものであり、この信号ＲＣＳＮが否定
されると前記ドライバ１４の出力はオフ状態とされる。
信制御装置（６〜９の何れでもよい）の構成について説
明する。ここに、図５に示したネットワーク１〜３は何
れも前述した不定形通信網であり、通信手段はイーサネ
ットとする。図６は、通信制御装置の構成中、応答信号
送出手段１０及びそれに関わる部分を概略的に示すもの
である。図示例は、例えば通信制御装置６に関するもの
とする。まず、データリンクブリッジ４からの差動送信
信号ＴＴＲＭＴを受信してＴＴＬレベルの信号ＴＤに変
換するレシーバ１１が設けられ、変換された信号ＴＤを
差動信号ＮＴＲＭＴに変換してネットワーク１に出力す
るドライバ１２が設けられている。一方、逆に、ネット
ワーク１からの差動受信信号ＮＲＣＶを受信してＴＴＬ
レベルの信号ＲＤに変換するレシーバ１３が設けられ、
変換された信号ＲＤを差動信号ＴＲＣＶに変換してデー
タリンクブリッジ４に出力するドライバ１４が設けられ
ている。また、エンコードされた信号ＴＴＲＭＴをＮＲ
Ｚデータ信号Ｔ×Ｄ、及びこれに同期したクロックＴ×
Ｃに変換して出力するマンチェスタエンコーダデコーダ
（ＭＥＤ）１５が設けられている。このＭＥＤ１５は信
号ＴＴＲＭＴを受信中には信号ＴＣＳＮを肯定するもの
であり、この信号ＴＣＳＮが否定されると前記ドライバ
１２の出力はオフ状態とされる。同様に、エンコードさ
れた信号ＮＲＣＶをＮＲＺデータ信号Ｒ×Ｄ、及びこれ
に同期したクロックＲ×Ｃに変換して出力するマンチェ
スタエンコーダデコーダ（ＭＥＤ）１６が設けられてい
る。このＭＥＤ１６は信号ＮＲＣＶを受信中には信号Ｒ
ＣＳＮを肯定するものであり、この信号ＲＣＳＮが否定
されると前記ドライバ１４の出力はオフ状態とされる。
【００１１】さらに、送信／受信を選択するセレクタ１
７が設けられている。このセレクタ１７は信号ＴＣＳＮ
が信号ＲＣＳＮよりも早く肯定された場合には信号Ｔ×
Ｄ及びＴ×ＣをデータＤＡＴＡ及びクロックＣＬＫとし
て出力する。逆に、信号ＲＣＳＮが信号ＴＣＳＮよりも
早く肯定された場合には信号Ｒ×Ｄ及びＲ×Ｃをデータ
ＤＡＴＡ及びクロックＣＬＫとして出力する。また、信
号ＴＣＳＮ又はＲＣＳＮの内、早く肯定されたほうを、
信号ＰＥＮとして出力する。このセレクタ１７の出力側
には動作制御部として機能するプリアンブル検出回路１
８が接続されている。このプリアンブル検出回路１８は
信号ＰＥＮが肯定されると動作を開始して、データＤＡ
ＴＡのプリアンブルの終了を検出するものである。即
ち、プリアンブルの終了を検出すると、信号ＰＥＮＤを
肯定する。
７が設けられている。このセレクタ１７は信号ＴＣＳＮ
が信号ＲＣＳＮよりも早く肯定された場合には信号Ｔ×
Ｄ及びＴ×ＣをデータＤＡＴＡ及びクロックＣＬＫとし
て出力する。逆に、信号ＲＣＳＮが信号ＴＣＳＮよりも
早く肯定された場合には信号Ｒ×Ｄ及びＲ×Ｃをデータ
ＤＡＴＡ及びクロックＣＬＫとして出力する。また、信
号ＴＣＳＮ又はＲＣＳＮの内、早く肯定されたほうを、
信号ＰＥＮとして出力する。このセレクタ１７の出力側
には動作制御部として機能するプリアンブル検出回路１
８が接続されている。このプリアンブル検出回路１８は
信号ＰＥＮが肯定されると動作を開始して、データＤＡ
ＴＡのプリアンブルの終了を検出するものである。即
ち、プリアンブルの終了を検出すると、信号ＰＥＮＤを
肯定する。
【００１２】このプリアンブル検出回路１８には提案例
の特徴とするアドレス比較回路１９が接続されている。
このアドレス比較回路１９は図７に示すように、カウン
タ２０とＯＲゲート２１とＡＮＤゲート２２と記憶部と
なるメモリ部２３とアドレス比較部となる比較部２４と
を順に接続してなる。まず、カウンタ２０は信号ＰＥＮ
Ｄが肯定されるとデータＤＡＴＡのプリアンブルに続く
宛先アドレス分である４８ビット分のクロックＣＬＫを
計数し、計数が終了すると、その出力Ｑを肯定する。ク
ロックＣＬＫのメモリ部２３及び比較部２４への供給は
ＯＲゲート２１及びＡＮＤゲート２２により制御され
る。即ち、データＤＡＴＡが信号Ｒ×Ｄの場合にはプリ
アンブル終了後直ぐに出力されるが、データＤＡＴＡが
信号Ｔ×Ｄの場合にはカウンタ２０の出力Ｑが肯定され
た後に出力されることになる。メモリ部２３ではクロッ
クＣＬＫに同期してデータＤＡＴＡを内部のレジスタに
書込むと同時に、既に記憶されているアドレス情報を出
力Ｑ1〜Ｑnより順次読出す。データＤＡＴＡが信号Ｔ×
Ｄの場合は、比較部２４からの出力ＭＭＴＣＨが肯定さ
れたときにレジスタの内容を記憶する。この比較部２４
はクロックＣＬＫに同期してデータＤＡＴＡの内容とメ
モリ部２３出力であるＱ1〜Ｑnとを同時に順次比較す
る。データＤＡＴＡがＴ×Ｄの場合において両者が全く
一致しないときには信号ＭＭＴＣＨを肯定し、データＤ
ＡＴＡがＲ×Ｄの場合においては１つでも一致するもの
があれば信号ＭＴＣＨを肯定する。
の特徴とするアドレス比較回路１９が接続されている。
このアドレス比較回路１９は図７に示すように、カウン
タ２０とＯＲゲート２１とＡＮＤゲート２２と記憶部と
なるメモリ部２３とアドレス比較部となる比較部２４と
を順に接続してなる。まず、カウンタ２０は信号ＰＥＮ
Ｄが肯定されるとデータＤＡＴＡのプリアンブルに続く
宛先アドレス分である４８ビット分のクロックＣＬＫを
計数し、計数が終了すると、その出力Ｑを肯定する。ク
ロックＣＬＫのメモリ部２３及び比較部２４への供給は
ＯＲゲート２１及びＡＮＤゲート２２により制御され
る。即ち、データＤＡＴＡが信号Ｒ×Ｄの場合にはプリ
アンブル終了後直ぐに出力されるが、データＤＡＴＡが
信号Ｔ×Ｄの場合にはカウンタ２０の出力Ｑが肯定され
た後に出力されることになる。メモリ部２３ではクロッ
クＣＬＫに同期してデータＤＡＴＡを内部のレジスタに
書込むと同時に、既に記憶されているアドレス情報を出
力Ｑ1〜Ｑnより順次読出す。データＤＡＴＡが信号Ｔ×
Ｄの場合は、比較部２４からの出力ＭＭＴＣＨが肯定さ
れたときにレジスタの内容を記憶する。この比較部２４
はクロックＣＬＫに同期してデータＤＡＴＡの内容とメ
モリ部２３出力であるＱ1〜Ｑnとを同時に順次比較す
る。データＤＡＴＡがＴ×Ｄの場合において両者が全く
一致しないときには信号ＭＭＴＣＨを肯定し、データＤ
ＡＴＡがＲ×Ｄの場合においては１つでも一致するもの
があれば信号ＭＴＣＨを肯定する。
【００１３】即ち、アドレス比較回路１９は信号ＰＥＮ
Ｄが肯定されると動作を開始するものであり、データＤ
ＡＴＡがＴ×Ｄの場合とＲ×Ｄの場合とで異なる動作を
する。データＤＡＴＡがＴ×Ｄの場合には、その信号中
の発信元アドレスを、既に記憶している全てのアドレス
と比較し、一致していればそこで動作を終了するが、一
致していなければ登録されていないとみなし、その発信
元アドレスを新たに記憶する。即ち、自己から見てデー
タリンクブリッジ４側のネットワーク２に属する端末ア
ドレスの記憶は、そのデータリンクブリッジ４から送信
される信号から自動的に学習登録されるものとなる。よ
って、ネットワーク２内の端末の移動、交換等の変更に
対して、人為的労力を要せず、自動的に追従することが
できる。一方、データＤＡＴＡがＲ×Ｄの場合には、こ
の受信信号中に含まれる宛先アドレスを、既に記憶して
いる全てのアドレスと比較し、一致しているものが存在
すれば、信号ＭＴＣＨを肯定し、応答信号送出部となる
応答信号送出回路２５の動作を開始させる。これによ
り、応答信号送出回路２５は応答信号ＲＦ及びこれを肯
定する信号ＲＦＥＮを出力する。この信号ＲＦＥＮが肯
定されると、ＭＥＤ１６は応答信号ＲＦをエンコードし
て差動信号に変換して出力する。よって、受信信号中の
宛先アドレスが記憶されているアドレス中の少なくとも
１つと一致すれば、応答信号ＲＦが送出されるので、デ
ータリンクブリッジが複数存在しても所望アドレスの端
末を含むほうの１つのデータリンクブリッジのみが応答
信号を返すだけとなり、所望の端末との通信が確保され
る。
Ｄが肯定されると動作を開始するものであり、データＤ
ＡＴＡがＴ×Ｄの場合とＲ×Ｄの場合とで異なる動作を
する。データＤＡＴＡがＴ×Ｄの場合には、その信号中
の発信元アドレスを、既に記憶している全てのアドレス
と比較し、一致していればそこで動作を終了するが、一
致していなければ登録されていないとみなし、その発信
元アドレスを新たに記憶する。即ち、自己から見てデー
タリンクブリッジ４側のネットワーク２に属する端末ア
ドレスの記憶は、そのデータリンクブリッジ４から送信
される信号から自動的に学習登録されるものとなる。よ
って、ネットワーク２内の端末の移動、交換等の変更に
対して、人為的労力を要せず、自動的に追従することが
できる。一方、データＤＡＴＡがＲ×Ｄの場合には、こ
の受信信号中に含まれる宛先アドレスを、既に記憶して
いる全てのアドレスと比較し、一致しているものが存在
すれば、信号ＭＴＣＨを肯定し、応答信号送出部となる
応答信号送出回路２５の動作を開始させる。これによ
り、応答信号送出回路２５は応答信号ＲＦ及びこれを肯
定する信号ＲＦＥＮを出力する。この信号ＲＦＥＮが肯
定されると、ＭＥＤ１６は応答信号ＲＦをエンコードし
て差動信号に変換して出力する。よって、受信信号中の
宛先アドレスが記憶されているアドレス中の少なくとも
１つと一致すれば、応答信号ＲＦが送出されるので、デ
ータリンクブリッジが複数存在しても所望アドレスの端
末を含むほうの１つのデータリンクブリッジのみが応答
信号を返すだけとなり、所望の端末との通信が確保され
る。
【００１４】
【発明が解決しようとする課題】ところが、このような
提案にあっても、まだ課題が残されている。例えば、デ
ータリンクブリッジの反対側のネットワークに属する端
末のアドレスを記憶する記憶部の容量が一杯になってし
まえば、それ以上の端末が存在しても、もはや、新たな
端末アドレスは記憶されないことになる。このような記
憶部満杯状態で、自己側のネットワークから反対側のネ
ットワークの端末（これを、仮にＡとする）宛の信号を
受信した場合、端末Ａのアドレスが記憶部に記憶されて
いなければ応答信号を送出することができず、通信が成
立しないものとなってしまう。
提案にあっても、まだ課題が残されている。例えば、デ
ータリンクブリッジの反対側のネットワークに属する端
末のアドレスを記憶する記憶部の容量が一杯になってし
まえば、それ以上の端末が存在しても、もはや、新たな
端末アドレスは記憶されないことになる。このような記
憶部満杯状態で、自己側のネットワークから反対側のネ
ットワークの端末（これを、仮にＡとする）宛の信号を
受信した場合、端末Ａのアドレスが記憶部に記憶されて
いなければ応答信号を送出することができず、通信が成
立しないものとなってしまう。
【００１５】
【課題を解決するための手段】発信端末が宛先端末のア
ドレスを含む往信号を送出し、この宛先端末から前記ア
ドレスを確認した応答信号を受信して通信を行う、全二
重の伝送路を有する通信網のデータリンクブリッジに対
する通信制御装置において、請求項１記載の発明では、
データリンクブリッジの反対側の通信網に属する全ての
端末のアドレスを記憶する第１記憶部と、データリンク
ブリッジに対して自己側の通信網に属する全ての端末の
アドレスを記憶する第２記憶部と、通信網からの受信信
号中の宛先アドレスを前記第１記憶部に記憶された全て
の端末のアドレスと比較する第１アドレス比較部と、通
信網からの受信信号中の宛先アドレスを前記第２記憶部
に記憶された全ての端末のアドレスと比較する第２アド
レス比較部と、前記第１アドレス比較部による比較結果
が少なくとも１つの一致アドレスを有する場合に応答信
号を送出するとともに、前記第１記憶部の容量満杯状態
で前記第１アドレス比較部による比較結果が全て不一致
であって第２比較部による比較結果も全て不一致のとき
に応答信号を送出する応答信号送出部とを有する応答信
号送出手段を設けた。
ドレスを含む往信号を送出し、この宛先端末から前記ア
ドレスを確認した応答信号を受信して通信を行う、全二
重の伝送路を有する通信網のデータリンクブリッジに対
する通信制御装置において、請求項１記載の発明では、
データリンクブリッジの反対側の通信網に属する全ての
端末のアドレスを記憶する第１記憶部と、データリンク
ブリッジに対して自己側の通信網に属する全ての端末の
アドレスを記憶する第２記憶部と、通信網からの受信信
号中の宛先アドレスを前記第１記憶部に記憶された全て
の端末のアドレスと比較する第１アドレス比較部と、通
信網からの受信信号中の宛先アドレスを前記第２記憶部
に記憶された全ての端末のアドレスと比較する第２アド
レス比較部と、前記第１アドレス比較部による比較結果
が少なくとも１つの一致アドレスを有する場合に応答信
号を送出するとともに、前記第１記憶部の容量満杯状態
で前記第１アドレス比較部による比較結果が全て不一致
であって第２比較部による比較結果も全て不一致のとき
に応答信号を送出する応答信号送出部とを有する応答信
号送出手段を設けた。
【００１６】請求項２記載の発明では、データリンクブ
リッジの反対側の通信網に属する全ての端末のアドレス
を記憶する記憶部と、通信網からの受信信号中の宛先ア
ドレスを前記記憶部に記憶された全ての端末のアドレス
と比較する比較部と、アドレス比較結果が少なくとも１
つの一致アドレスを有する場合に応答信号を送出する応
答信号送出部と、前記記憶部の容量満杯状態で前記アド
レス比較部による比較結果が全て不一致のときに応答信
号送出のタイミングを受信開始から所定時間遅らせる遅
延回路とを有する応答信号送出手段を設けた。
リッジの反対側の通信網に属する全ての端末のアドレス
を記憶する記憶部と、通信網からの受信信号中の宛先ア
ドレスを前記記憶部に記憶された全ての端末のアドレス
と比較する比較部と、アドレス比較結果が少なくとも１
つの一致アドレスを有する場合に応答信号を送出する応
答信号送出部と、前記記憶部の容量満杯状態で前記アド
レス比較部による比較結果が全て不一致のときに応答信
号送出のタイミングを受信開始から所定時間遅らせる遅
延回路とを有する応答信号送出手段を設けた。
【００１７】請求項３記載の発明では、請求項２記載の
発明に加えて、応答信号送出手段中に、受信信号の種別
を識別して同報信号のときには所定時間経過後も応答信
号の送出を禁止させる同報識別手段を設けた。
発明に加えて、応答信号送出手段中に、受信信号の種別
を識別して同報信号のときには所定時間経過後も応答信
号の送出を禁止させる同報識別手段を設けた。
【００１８】
【作用】請求項１記載の発明によれば、反対側の通信網
に属する端末アドレスを記憶する第１記憶部が容量満杯
の状態になった状態でこの第１記憶部中に宛先アドレス
のものが存在しなかったとしても、自己側の通信網に属
する端末アドレスを記憶した第２記憶部側でのアドレス
比較の結果、不一致であれば、応答信号が送出されるの
で、記憶できなかった反対側の通信網中の端末と通信す
ることが可能となる。よって、通信網の制約が軽減さ
れ、通信網構築の自由度及び拡張性が向上するものとな
る。
に属する端末アドレスを記憶する第１記憶部が容量満杯
の状態になった状態でこの第１記憶部中に宛先アドレス
のものが存在しなかったとしても、自己側の通信網に属
する端末アドレスを記憶した第２記憶部側でのアドレス
比較の結果、不一致であれば、応答信号が送出されるの
で、記憶できなかった反対側の通信網中の端末と通信す
ることが可能となる。よって、通信網の制約が軽減さ
れ、通信網構築の自由度及び拡張性が向上するものとな
る。
【００１９】請求項２記載の発明によれば、反対側の通
信網に属する端末アドレスを記憶する記憶部が容量満杯
の状態になった状態でこの記憶部中に宛先アドレスのも
のが存在しなかったとしても、遅延回路により受信開始
後に所定時間経過した後で応答信号が送出されるので、
記憶できなかった反対側の通信網中の端末と通信するこ
とが可能となる。よって、通信網の制約が軽減され、通
信網構築の自由度及び拡張性が向上するものとなる。
信網に属する端末アドレスを記憶する記憶部が容量満杯
の状態になった状態でこの記憶部中に宛先アドレスのも
のが存在しなかったとしても、遅延回路により受信開始
後に所定時間経過した後で応答信号が送出されるので、
記憶できなかった反対側の通信網中の端末と通信するこ
とが可能となる。よって、通信網の制約が軽減され、通
信網構築の自由度及び拡張性が向上するものとなる。
【００２０】この際、請求項３記載の発明によれば、受
信開始後、所定時間経過した後であっても、受信信号が
同報信号の場合には応答信号の送出が禁止されるので、
同報通信時の不要な応答信号の送出が防止される。
信開始後、所定時間経過した後であっても、受信信号が
同報信号の場合には応答信号の送出が禁止されるので、
同報通信時の不要な応答信号の送出が防止される。
【００２１】
【実施例】請求項１記載の発明の一実施例を図１及び図
２に基づいて説明する。図５ないし図７で示した部分と
同一部分は同一符号を用いて示す。本実施例では、ま
ず、アドレス比較回路１９を第１比較回路とし、その中
に含まれる図７に示したメモリ部２３を第１記憶部と
し、比較部２４を第１アドレス比較部とする。このアド
レス比較回路１９において、前記メモリ部２３の登録量
が容量一杯になったときに肯定される信号ＦＵＬが付加
されている。また、このようなアドレス比較回路１９と
は別にアドレス比較回路２６が並列的に付加されてい
る。このアドレス比較回路２６も基本的にはアドレス比
較回路１９と同様に構成することができ、例えば図２に
示すように、カウンタ２７、ＡＮＤゲート２８、第２記
憶部となるメモリ部２９及び第２アドレス比較部となる
比較部３０とにより構成すればよい。ここに、前記メモ
リ部２９は自己側のネットワークに属する全ての端末の
アドレスを記憶するものである。また、比較部３０はネ
ットワークからの受信信号中の宛先アドレス及び発信元
アドレスを自らがメモリ部２９に記憶している全ての端
末アドレスと比較し、比較結果に応じて、信号ＭＭＴＣ
Ｈ２を制御する。なお、メモリ部２９への書込みは図２
に示すようにカウンタ２７の出力が図７の場合の信号Ｔ
ＣＳＮの代りとなってイネーブルとされる。
２に基づいて説明する。図５ないし図７で示した部分と
同一部分は同一符号を用いて示す。本実施例では、ま
ず、アドレス比較回路１９を第１比較回路とし、その中
に含まれる図７に示したメモリ部２３を第１記憶部と
し、比較部２４を第１アドレス比較部とする。このアド
レス比較回路１９において、前記メモリ部２３の登録量
が容量一杯になったときに肯定される信号ＦＵＬが付加
されている。また、このようなアドレス比較回路１９と
は別にアドレス比較回路２６が並列的に付加されてい
る。このアドレス比較回路２６も基本的にはアドレス比
較回路１９と同様に構成することができ、例えば図２に
示すように、カウンタ２７、ＡＮＤゲート２８、第２記
憶部となるメモリ部２９及び第２アドレス比較部となる
比較部３０とにより構成すればよい。ここに、前記メモ
リ部２９は自己側のネットワークに属する全ての端末の
アドレスを記憶するものである。また、比較部３０はネ
ットワークからの受信信号中の宛先アドレス及び発信元
アドレスを自らがメモリ部２９に記憶している全ての端
末アドレスと比較し、比較結果に応じて、信号ＭＭＴＣ
Ｈ２を制御する。なお、メモリ部２９への書込みは図２
に示すようにカウンタ２７の出力が図７の場合の信号Ｔ
ＣＳＮの代りとなってイネーブルとされる。
【００２２】このような構成において、アドレス比較回
路１９による比較結果において１つでも一致するアドレ
スがあれば、図６で示した場合と同様、出力ＭＴＣＨが
肯定され、応答信号送出回路２５から応答信号が送出さ
れる。
路１９による比較結果において１つでも一致するアドレ
スがあれば、図６で示した場合と同様、出力ＭＴＣＨが
肯定され、応答信号送出回路２５から応答信号が送出さ
れる。
【００２３】また、アドレス比較回路１９による比較の
結果、全て不一致の場合を考えると、メモリ部２３の記
憶量に余裕がある状態（信号ＦＵＬが肯定されていない
状態）では、そのままとなる。一方、信号ＦＵＬが肯定
されると、アドレス比較回路２６が比較動作を実行し、
メモリ部２９中に宛先アドレスに一致するものがなけれ
ば（不一致）、比較部３０は出力ＭＭＴＣＨ２を肯定
し、応答信号送出回路２５から応答信号を送出させる。
即ち、宛先アドレスは反対側のネットワーク中に存在す
るが、メモリ部２３容量満杯のため登録されていなかっ
たものとみなされる。さらに、比較部３０による比較に
おいて、発信元アドレスと一致するものがなければ、自
己側の新規な端末とみなし、これをメモリ部２９に書込
み記憶することで更新される。
結果、全て不一致の場合を考えると、メモリ部２３の記
憶量に余裕がある状態（信号ＦＵＬが肯定されていない
状態）では、そのままとなる。一方、信号ＦＵＬが肯定
されると、アドレス比較回路２６が比較動作を実行し、
メモリ部２９中に宛先アドレスに一致するものがなけれ
ば（不一致）、比較部３０は出力ＭＭＴＣＨ２を肯定
し、応答信号送出回路２５から応答信号を送出させる。
即ち、宛先アドレスは反対側のネットワーク中に存在す
るが、メモリ部２３容量満杯のため登録されていなかっ
たものとみなされる。さらに、比較部３０による比較に
おいて、発信元アドレスと一致するものがなければ、自
己側の新規な端末とみなし、これをメモリ部２９に書込
み記憶することで更新される。
【００２４】つづいて、請求項２及び３記載の発明の一
実施例を図３及び図４により説明する。本実施例でも、
まず、メモリ部２３の記憶量がその容量一杯になったと
きに肯定される出力ＦＵＬがアドレス比較回路１９の出
力として付加されている（図４参照）。また、このよう
なアドレス比較回路１９と並列的に同報信号識別手段と
なる同報信号識別回路３１と遅延回路となるタイマ３２
とが設けられている。ここに、前記出力ＦＵＬは同報信
号識別回路３１をイネーブル状態にするため出力され得
る。この同報信号識別回路３１はネットワーク（ここで
は、不定形通信網）からの信号を受信したときに、その
受信信号が同報信号か否かを識別するものである。例え
ば、イーサネットの場合であれば、プリアンブルに続く
宛先アドレスの先頭１ビットが“１”のときが同報であ
るので、先頭１ビットが“０”か“１”かをみれば識別
し得る。この同報信号識別回路３１の出力ＴＳＴ（同報
信号でない時に肯定される）はタイマ３２に入力され、
出力ＴＳＴが肯定された時にこのタイマ３２は起動され
る。
実施例を図３及び図４により説明する。本実施例でも、
まず、メモリ部２３の記憶量がその容量一杯になったと
きに肯定される出力ＦＵＬがアドレス比較回路１９の出
力として付加されている（図４参照）。また、このよう
なアドレス比較回路１９と並列的に同報信号識別手段と
なる同報信号識別回路３１と遅延回路となるタイマ３２
とが設けられている。ここに、前記出力ＦＵＬは同報信
号識別回路３１をイネーブル状態にするため出力され得
る。この同報信号識別回路３１はネットワーク（ここで
は、不定形通信網）からの信号を受信したときに、その
受信信号が同報信号か否かを識別するものである。例え
ば、イーサネットの場合であれば、プリアンブルに続く
宛先アドレスの先頭１ビットが“１”のときが同報であ
るので、先頭１ビットが“０”か“１”かをみれば識別
し得る。この同報信号識別回路３１の出力ＴＳＴ（同報
信号でない時に肯定される）はタイマ３２に入力され、
出力ＴＳＴが肯定された時にこのタイマ３２は起動され
る。
【００２５】このタイマ３２は所定のタイマ時間Ｔm 経
過後に出力ＴＯＶＲを肯定して応答信号送出回路２５か
ら応答信号を送出させるものである。ここに、タイマ３
２のタイマ時間Ｔm は、受信開始後、この出力ＴＯＶＲ
が肯定されるまでの時間ＴR が、ネットワークの片道の
最大伝送遅延時間を前述したようにＴPMAXとしたとき、
ＴR ＞（ＴA ＋２・ＴPMAX）なる関係を満足するように
設定されている。
過後に出力ＴＯＶＲを肯定して応答信号送出回路２５か
ら応答信号を送出させるものである。ここに、タイマ３
２のタイマ時間Ｔm は、受信開始後、この出力ＴＯＶＲ
が肯定されるまでの時間ＴR が、ネットワークの片道の
最大伝送遅延時間を前述したようにＴPMAXとしたとき、
ＴR ＞（ＴA ＋２・ＴPMAX）なる関係を満足するように
設定されている。
【００２６】このような構成において、アドレス比較回
路１９による比較結果が全て不一致の場合であってもメ
モリ部２３の記憶量に余裕があるときにはそのままとな
る。一方、メモリ部２３が容量一杯となり信号ＦＵＬが
肯定された場合において、受信信号が同報信号でないと
きには、起動された同報信号識別回路３１の肯定出力に
よりタイマ３２が起動し、所定タイマ時間Ｔm が経過す
るとその出力ＴＯＶＲを肯定する。これにより、応答信
号送出回路２５は応答信号を送出する。つまり、ネット
ワークの最大往復伝送遅延時間以上経てから応答信号が
送出されるので、結果的に宛先アドレスは反対側のネッ
トワーク中に存在するが、メモリ部２３容量満杯のため
登録されていなかったものとみなされ、この宛先端末と
の通信が可能となる。
路１９による比較結果が全て不一致の場合であってもメ
モリ部２３の記憶量に余裕があるときにはそのままとな
る。一方、メモリ部２３が容量一杯となり信号ＦＵＬが
肯定された場合において、受信信号が同報信号でないと
きには、起動された同報信号識別回路３１の肯定出力に
よりタイマ３２が起動し、所定タイマ時間Ｔm が経過す
るとその出力ＴＯＶＲを肯定する。これにより、応答信
号送出回路２５は応答信号を送出する。つまり、ネット
ワークの最大往復伝送遅延時間以上経てから応答信号が
送出されるので、結果的に宛先アドレスは反対側のネッ
トワーク中に存在するが、メモリ部２３容量満杯のため
登録されていなかったものとみなされ、この宛先端末と
の通信が可能となる。
【００２７】ところで、出力ＦＵＬが肯定された状態に
おいて同報信号識別回路３１による識別の結果、受信信
号が同報信号であった場合にはその出力ＴＳＴは肯定さ
れないので、タイマ３２が初期化されるので、所定時間
経過ＴR が経過しても出力ＴＯＲが肯定されず、応答信
号の送出が禁止される。よって、同報信号時の不要な応
答信号の送出も防止される。
おいて同報信号識別回路３１による識別の結果、受信信
号が同報信号であった場合にはその出力ＴＳＴは肯定さ
れないので、タイマ３２が初期化されるので、所定時間
経過ＴR が経過しても出力ＴＯＲが肯定されず、応答信
号の送出が禁止される。よって、同報信号時の不要な応
答信号の送出も防止される。
【００２８】
【発明の効果】本発明は、上述したように構成したの
で、請求項１記載の発明によれば、反対側の通信網に属
する端末アドレスを記憶する第１記憶部が容量満杯の状
態になった状態でこの第１記憶部中に宛先アドレスのも
のが存在しなかったとしても、自己側の通信網に属する
端末アドレスを記憶した第２記憶部側でのアドレス比較
の結果、不一致であれば、宛先アドレスは反対側の通信
網中に存在するが、第１記憶部の容量満杯のため登録さ
れていなかったものとみなされ、応答信号が送出され、
請求項２記載の発明によれば、遅延回路により受信開始
後に所定時間経過した後で応答信号が送出されるので、
結果的に、宛先アドレスは反対側の通信網中に存在する
が、記憶部の容量満杯のため登録されていなかったもの
とみなされ、応答信号が送出されることになり、何れの
場合も、記憶できなかった反対側の通信網中の端末と通
信することが可能となり、よって、通信網の制約を軽減
させることができ、通信網構築の自由度及び拡張性を向
上させることができ、加えて、請求項３記載の発明によ
れば、受信開始後、所定時間経過した後であっても、受
信信号が同報信号の場合には応答信号の送出が禁止され
るので、同報通信時の不要な応答信号の送出を防止する
ことができる。
で、請求項１記載の発明によれば、反対側の通信網に属
する端末アドレスを記憶する第１記憶部が容量満杯の状
態になった状態でこの第１記憶部中に宛先アドレスのも
のが存在しなかったとしても、自己側の通信網に属する
端末アドレスを記憶した第２記憶部側でのアドレス比較
の結果、不一致であれば、宛先アドレスは反対側の通信
網中に存在するが、第１記憶部の容量満杯のため登録さ
れていなかったものとみなされ、応答信号が送出され、
請求項２記載の発明によれば、遅延回路により受信開始
後に所定時間経過した後で応答信号が送出されるので、
結果的に、宛先アドレスは反対側の通信網中に存在する
が、記憶部の容量満杯のため登録されていなかったもの
とみなされ、応答信号が送出されることになり、何れの
場合も、記憶できなかった反対側の通信網中の端末と通
信することが可能となり、よって、通信網の制約を軽減
させることができ、通信網構築の自由度及び拡張性を向
上させることができ、加えて、請求項３記載の発明によ
れば、受信開始後、所定時間経過した後であっても、受
信信号が同報信号の場合には応答信号の送出が禁止され
るので、同報通信時の不要な応答信号の送出を防止する
ことができる。
【図１】請求項１記載の発明の一実施例を示すブロック
図である。
図である。
【図２】そのアドレス比較回路の構成を示すブロック図
である。
である。
【図３】請求項２及び３記載の発明の一実施例を示すブ
ロック図である。
ロック図である。
【図４】そのアドレス比較回路の構成を示すブロック図
である。
である。
【図５】全体のシステム構成例を示す模式図である。
【図６】既提案例の応答信号送出手段及びその周辺を示
すブロック図である。
すブロック図である。
【図７】そのアドレス比較回路を示すブロック図であ
る。
る。
１〜３ 通信網 ４，５ データリンクブリッジ １０ 応答信号送出手段 ２３ 記憶部、第１記憶部 ２４ アドレス比較部、第１アドレス比較部 ２５ 応答信号送出部 ２９ 第２記憶部 ３０ 第２アドレス比較部 ３１ 同報信号識別手段 ３２ 遅延回路
フロントページの続き (56)参考文献 特開 平４−217141（ＪＰ，Ａ) 特開 平４−134945（ＪＰ，Ａ) 特開 平４−132331（ＪＰ，Ａ) 特開 平３−276944（ＪＰ，Ａ) 特開 平３−224332（ＪＰ，Ａ) 特開 平２−29046（ＪＰ，Ａ) 特開 昭64−838（ＪＰ，Ａ) 特開 昭63−74349（ＪＰ，Ａ) 電子情報通信学会技術研究報告 Ｖｏ ｌ．86 Ｎｏ．54，ＳＥ86−69，矢野隆 志 他「多結合トポロジーによるローカ ルエリアネットワークＣＯＭＬＡＴの提 案」，ｐａｇｅｓ．31−36 Ｒｉｃｏｈ Ｔｅｃｈｎｉｃａｌ Ｒ ｅｐｏｒｔ Ｎｏ．16，Ｊａｎ．1987, 矢野隆志 他「多結合分散アーキテクチ ャによるＬＡＮ」，ｐａｇｅｓ．80−83 (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 12/46 H04L 12/26 ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (3)
- 【請求項１】 発信端末が宛先端末のアドレスを含む往
信号を送出し、この宛先端末から前記アドレスを確認し
た応答信号を受信して通信を行う、全二重の伝送路を有
する通信網のデータリンクブリッジに対する通信制御装
置において、データリンクブリッジの反対側の通信網に
属する全ての端末のアドレスを記憶する第１記憶部と、
データリンクブリッジに対して自己側の通信網に属する
全ての端末のアドレスを記憶する第２記憶部と、通信網
からの受信信号中の宛先アドレスを前記第１記憶部に記
憶された全ての端末のアドレスと比較する第１アドレス
比較部と、通信網からの受信信号中の宛先アドレスを前
記第２記憶部に記憶された全ての端末のアドレスと比較
する第２アドレス比較部と、前記第１アドレス比較部に
よる比較結果が少なくとも１つの一致アドレスを有する
場合に応答信号を送出するとともに、前記第１記憶部の
容量満杯状態で前記第１アドレス比較部による比較結果
が全て不一致であって第２比較部による比較結果も全て
不一致のときに応答信号を送出する応答信号送出部とを
有する応答信号送出手段を設けたことを特徴とする通信
制御装置。 - 【請求項２】 発信端末が宛先端末のアドレスを含む往
信号を送出し、この宛先端末から前記アドレスを確認し
た応答信号を受信して通信を行う、全二重の伝送路を有
する通信網のデータリンクブリッジに対する通信制御装
置において、データリンクブリッジの反対側の通信網に
属する全ての端末のアドレスを記憶する記憶部と、通信
網からの受信信号中の宛先アドレスを前記記憶部に記憶
された全ての端末のアドレスと比較する比較部と、アド
レス比較結果が少なくとも１つの一致アドレスを有する
場合に応答信号を送出する応答信号送出部と、前記記憶
部の容量満杯状態で前記アドレス比較部による比較結果
が全て不一致のときに応答信号送出のタイミングを受信
開始から所定時間遅らせる遅延回路とを有する応答信号
送出手段を設けたことを特徴とする通信制御装置。 - 【請求項３】 応答信号送出手段中に、受信信号の種別
を識別して同報信号のときには所定時間経過後も応答信
号の送出を禁止させる同報識別手段を設けたことを特徴
とする請求項２記載の通信制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03018510A JP3095253B2 (ja) | 1991-01-18 | 1991-01-18 | 通信制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03018510A JP3095253B2 (ja) | 1991-01-18 | 1991-01-18 | 通信制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04236535A JPH04236535A (ja) | 1992-08-25 |
| JP3095253B2 true JP3095253B2 (ja) | 2000-10-03 |
Family
ID=11973628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03018510A Expired - Fee Related JP3095253B2 (ja) | 1991-01-18 | 1991-01-18 | 通信制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3095253B2 (ja) |
-
1991
- 1991-01-18 JP JP03018510A patent/JP3095253B2/ja not_active Expired - Fee Related
Non-Patent Citations (2)
| Title |
|---|
| Ｒｉｃｏｈ Ｔｅｃｈｎｉｃａｌ Ｒｅｐｏｒｔ Ｎｏ．１６，Ｊａｎ．１９８７，矢野隆志 他「多結合分散アーキテクチャによるＬＡＮ」，ｐａｇｅｓ．８０−８３ |
| 電子情報通信学会技術研究報告 Ｖｏｌ．８６ Ｎｏ．５４，ＳＥ８６−６９，矢野隆志 他「多結合トポロジーによるローカルエリアネットワークＣＯＭＬＡＴの提案」，ｐａｇｅｓ．３１−３６ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04236535A (ja) | 1992-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5351043A (en) | Queueing protocol | |
| JP3827332B2 (ja) | 高度統合イーサネット・ネットワーク要素 | |
| EP0978968B1 (en) | High speed cross point switch routing circuit with flow control | |
| US5631905A (en) | Communications network control method | |
| US20030154427A1 (en) | Method for enforcing that the fail-silent property in a distributed computer system and distributor unit of such a system | |
| JPS6358499B2 (ja) | ||
| JPS62133839A (ja) | インタ−フエ−ス装置 | |
| US20110310905A1 (en) | Method for data communication and device for ethernet | |
| KR100300905B1 (ko) | 네트워크 시스템 | |
| JP2002044111A (ja) | 最少の待ち時間を持つクロックドメイン間の通信インタフェース | |
| JP2753915B2 (ja) | 通信制御装置 | |
| US5025500A (en) | Apparatus for providing multiple controller interfaces to a standard digital modem and including integral conflict resolution | |
| US6219353B1 (en) | Message hub | |
| JP3095253B2 (ja) | 通信制御装置 | |
| US4550401A (en) | Delivery information packet switching system | |
| US6434703B1 (en) | Event initiation bus and associated fault protection for a telecommunications device | |
| JP2875400B2 (ja) | 通信制御装置 | |
| JP2888371B2 (ja) | 通信制御装置 | |
| US6295280B1 (en) | Method for network node recognition | |
| JPS58225756A (ja) | 直列デ−タ通信装置 | |
| JPH07312617A (ja) | 複数のポートを含む、複数のデータのパケットを送信するリピータ | |
| JPS6040748B2 (ja) | パケツト交換網におけるパケツト交換方法 | |
| JP2000508862A (ja) | 複数のデータ源により共通に利用される１つの伝送チャネルへのアクセス制御方法 | |
| JP2603893B2 (ja) | Ｉｓｄｎ集線装置 | |
| JP2519329B2 (ja) | 加入者交換機の加入者回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |