JPS60117849A - 通信停止状態解除方式 - Google Patents
通信停止状態解除方式Info
- Publication number
- JPS60117849A JPS60117849A JP58224681A JP22468183A JPS60117849A JP S60117849 A JPS60117849 A JP S60117849A JP 58224681 A JP58224681 A JP 58224681A JP 22468183 A JP22468183 A JP 22468183A JP S60117849 A JPS60117849 A JP S60117849A
- Authority
- JP
- Japan
- Prior art keywords
- data terminal
- terminal device
- transmission line
- data
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、リング状伝送線路と、このリング状伝送線路
上に設置された複数の集合中継装置と、。
上に設置された複数の集合中継装置と、。
各集合中継装置に接続されｆＣ，１個又は複数のデータ
端末装置とを有し、且つ自分に割付けられているアドレ
スと同一のアドレスが他のデータ端末装置に割当てられ
ていること（以下、アドレス多重割付という）を検出し
たデータ端末装置が通信停止状態になるように構成され
たネットワーク・システムにおいて、アドレス多重割付
を検出したことにより通信停止状態にあるデータ端末装
置を通信可能状態にする通信停止状態解除方式に関する
ものである。
端末装置とを有し、且つ自分に割付けられているアドレ
スと同一のアドレスが他のデータ端末装置に割当てられ
ていること（以下、アドレス多重割付という）を検出し
たデータ端末装置が通信停止状態になるように構成され
たネットワーク・システムにおいて、アドレス多重割付
を検出したことにより通信停止状態にあるデータ端末装
置を通信可能状態にする通信停止状態解除方式に関する
ものである。
リング状伝送線路上に複数の集合中継装置を配置し、各
集合中継装置に複数のデータ端末装置を接続したネット
ワーク・システムは公知である。
集合中継装置に複数のデータ端末装置を接続したネット
ワーク・システムは公知である。
か＼るネットワーク・システムにおいては、各データ端
末装置に論理アドレスが割当てられている。
末装置に論理アドレスが割当てられている。
このデータ端末装置の論理アドレスは人間が設定するの
で、設定ミスが生じ、同一の論理アドレスを複数のデー
タ端末装置に割当てることがある。
で、設定ミスが生じ、同一の論理アドレスを複数のデー
タ端末装置に割当てることがある。
アドレス多重割付を検出した全てのデータ端末装置は通
信”を停止する。従来技術においては、アドレス多重割
付検出によって通信停止状態にあるデータ端末装置を通
信可能状態にするために、特別のコマンドを使用してい
た。しかしながら、各データ端末装置ごとにコマンドを
用意することは、開発コストを増加し、また運用上から
も好ましくない。
信”を停止する。従来技術においては、アドレス多重割
付検出によって通信停止状態にあるデータ端末装置を通
信可能状態にするために、特別のコマンドを使用してい
た。しかしながら、各データ端末装置ごとにコマンドを
用意することは、開発コストを増加し、また運用上から
も好ましくない。
本発明は、上記の考察に基づくものであって、アドレス
多重割付検出によって運転停止状態にあるデータ端末装
置を簡単に通信可能状態にできるようにした通信停止状
態解除方式を提供することを目的としている。
多重割付検出によって運転停止状態にあるデータ端末装
置を簡単に通信可能状態にできるようにした通信停止状
態解除方式を提供することを目的としている。
そしてそのため、本発明の通信停止状態解除方式は、リ
ング状伝送線路と、該リング状伝送線路上に設置され且
つバイパス手段を有する複数の接続ポートを有する複数
の集合中継装置と、各集合中継装置に接続ポートを介し
て接続された１個又は複数のデータ端末装置とを具備す
るネットワーク・システムであって、各データ端末装置
に、アドレス多重割付が検出されたときに通信停止状態
を表示し且つ対応するバイパス手段が閉じられしかる後
にバイパス手段が開かれたときに通信可能状態を表示す
る手段を設けたことを特做とするものである。
ング状伝送線路と、該リング状伝送線路上に設置され且
つバイパス手段を有する複数の接続ポートを有する複数
の集合中継装置と、各集合中継装置に接続ポートを介し
て接続された１個又は複数のデータ端末装置とを具備す
るネットワーク・システムであって、各データ端末装置
に、アドレス多重割付が検出されたときに通信停止状態
を表示し且つ対応するバイパス手段が閉じられしかる後
にバイパス手段が開かれたときに通信可能状態を表示す
る手段を設けたことを特做とするものである。
以下、本発明を図面を参照しつつ説明する。
第１図は本発明が適用されるネットワーク・システムの
構成を示す図、第２図は第１図のネットワーク・システ
ムにおけるデータ線の凄続構成を示す図、第３図は第１
図の集合中継装置の１例を示すブロック図、第４図は第
３図の集合中継装置の中のアドレス割付要求制御部の１
例のブロック図、第５図は集合中継装置およびデータ端
末装置に設置されるリピート回路の１例のブロック図、
第６図は集合中継装置とデータ端末装置との間のインタ
フェース信号を示す図、第７図はリング状伝送線路上を
流れるメツセージ・フレームの形式を示す図、第８図は
本発明の要部の１実施例のブロック図である。
構成を示す図、第２図は第１図のネットワーク・システ
ムにおけるデータ線の凄続構成を示す図、第３図は第１
図の集合中継装置の１例を示すブロック図、第４図は第
３図の集合中継装置の中のアドレス割付要求制御部の１
例のブロック図、第５図は集合中継装置およびデータ端
末装置に設置されるリピート回路の１例のブロック図、
第６図は集合中継装置とデータ端末装置との間のインタ
フェース信号を示す図、第７図はリング状伝送線路上を
流れるメツセージ・フレームの形式を示す図、第８図は
本発明の要部の１実施例のブロック図である。
第１図において、ＬＮｏないしＬＮｎは集合中継装置、
ＮｏないしＮｒＬはデータ端末装置、ＴＬはリング状の
伝送線路をそれぞれ示している。リング状の伝送線路Ｔ
Ｌは、例えば光ファイバで構成される。
ＮｏないしＮｒＬはデータ端末装置、ＴＬはリング状の
伝送線路をそれぞれ示している。リング状の伝送線路Ｔ
Ｌは、例えば光ファイバで構成される。
データ端末装置Ｎｉ （ｉ ＝ Ｑ、１、・・・・・・
ｎ）は、図示しないが、アダプタおよび計算機から構成
されている。各集合中継装置ＬＮＧ 、 ＬＮ、 、・
・・・・・ＬＮｎはリング状伝送線路ＴＬ上に配置され
ている。各集合中継装置ＬＮｊ ＜ノー０．１．−°°
−ｎ）は４個の接続ポートを有しており、各接続ポート
にはデータ端末装置が接続される。
ｎ）は、図示しないが、アダプタおよび計算機から構成
されている。各集合中継装置ＬＮＧ 、 ＬＮ、 、・
・・・・・ＬＮｎはリング状伝送線路ＴＬ上に配置され
ている。各集合中継装置ＬＮｊ ＜ノー０．１．−°°
−ｎ）は４個の接続ポートを有しており、各接続ポート
にはデータ端末装置が接続される。
第２図は第１図のネットワーク・システムにおけるデー
タ線の接続構成を示すものである。第２図において、Ｔ
ＬＵは上如伝送線路、ＴＬＤは下り伝送線路、ＢＰＯな
いしＢＰ、はバイパス手段をそれぞれ示している。なお
、第１図と同一符号は同一物を示している。第１図のリ
ング状の伝送線路ＴＬは、上り伝送線路ＴＬＵおよび下
り伝送線路ＴＬＤから構成されている。二重の伝送線路
を設けた理由は、伝送線路の障害に対処するためのもの
である。集合中継装置ＬＮＯは、バイパス手段ＢＰＯな
いしＢＰ３を有しており、各バイパス手段は、データ端
末装置を接続するだめの接続ポートと１対１の対応をな
している。図示の例では、バイパス手段ＢＰ、がオンし
ておシ、他のバイパス手段ＢＰｏ 、 ＢＰ＋ 、 Ｂ
Ｐａはオフしている。このため、データ端末装置Ｎ（１
、ＮＩ−Ｎｔが伝送線路ＴＬＵに直列接続され、データ
端末装置Ｎ、は伝送線路Ｔ Ｌ Ｕから切離されている
。なお、他の集合中継装置も同様な構成を有している。
タ線の接続構成を示すものである。第２図において、Ｔ
ＬＵは上如伝送線路、ＴＬＤは下り伝送線路、ＢＰＯな
いしＢＰ、はバイパス手段をそれぞれ示している。なお
、第１図と同一符号は同一物を示している。第１図のリ
ング状の伝送線路ＴＬは、上り伝送線路ＴＬＵおよび下
り伝送線路ＴＬＤから構成されている。二重の伝送線路
を設けた理由は、伝送線路の障害に対処するためのもの
である。集合中継装置ＬＮＯは、バイパス手段ＢＰＯな
いしＢＰ３を有しており、各バイパス手段は、データ端
末装置を接続するだめの接続ポートと１対１の対応をな
している。図示の例では、バイパス手段ＢＰ、がオンし
ておシ、他のバイパス手段ＢＰｏ 、 ＢＰ＋ 、 Ｂ
Ｐａはオフしている。このため、データ端末装置Ｎ（１
、ＮＩ−Ｎｔが伝送線路ＴＬＵに直列接続され、データ
端末装置Ｎ、は伝送線路Ｔ Ｌ Ｕから切離されている
。なお、他の集合中継装置も同様な構成を有している。
第３図は第１図の集合中継装置の１例のブロック図であ
る。第３図において、１はレジスタ、２はＲＯＭ、３は
マイクロプロセッサ、４はＲＡ Ｍ制御装置、５はＲＡ
Ｍ、６は送受信装置、７はアドレス割付要求制御部、８
−０ないし８−３はバイパス制御部、ＲＤは受信信号線
、ＴＤは送信信号線、ＡＲＱはアドレス割付要求線、Ａ
ＡＫはアドレス割付許可線をそれぞれ示している。
る。第３図において、１はレジスタ、２はＲＯＭ、３は
マイクロプロセッサ、４はＲＡ Ｍ制御装置、５はＲＡ
Ｍ、６は送受信装置、７はアドレス割付要求制御部、８
−０ないし８−３はバイパス制御部、ＲＤは受信信号線
、ＴＤは送信信号線、ＡＲＱはアドレス割付要求線、Ａ
ＡＫはアドレス割付許可線をそれぞれ示している。
レジスタ１は例えば作業用レジスタとして用いられるも
のであり、ＲＯＭ２は集合中継装置を制御するだめのプ
ログラムを格納するものである。マイクロプロセッサ３
は、 ＲＯＭ２のプログラムを実行するものである。Ｒ
Ａ Ｍ制御装置４は、ＲＡＭ ５のリード／ライトを制
御するものである。ＲＡＭ５は、送信データ・バッファ
や受信データ・バッファ、作業用バッファとして用いら
れるものである。
のであり、ＲＯＭ２は集合中継装置を制御するだめのプ
ログラムを格納するものである。マイクロプロセッサ３
は、 ＲＯＭ２のプログラムを実行するものである。Ｒ
Ａ Ｍ制御装置４は、ＲＡＭ ５のリード／ライトを制
御するものである。ＲＡＭ５は、送信データ・バッファ
や受信データ・バッファ、作業用バッファとして用いら
れるものである。
送受信装置６は、データを送受信するものである。
アドレス割付要求制御部７は、データ端末装置から送ら
れて来る物理アドレス割付要求を優先順位に従って選択
し、選択した物理アドレス割付要求発信元のデータ端末
装置に対してアドレス割付許可信号ＡＡＫを返すもので
ある。アドレス割付許可信号ＡＡＫを受信したデータ端
末装置Ｎｉは、アドレス割付要求フレームを送信信号線
ＴＤ上に送出し、アドレス割付要求フレームを最初に受
信した集合中継装置ＬＮｏは、フレーム発信元のデータ
端末装置に対して受信信号線ＲＤを介して物理アドレス
を通知する。なお、物理アドレスとは、第何番目のボー
トに接続されているかを示すものである。
れて来る物理アドレス割付要求を優先順位に従って選択
し、選択した物理アドレス割付要求発信元のデータ端末
装置に対してアドレス割付許可信号ＡＡＫを返すもので
ある。アドレス割付許可信号ＡＡＫを受信したデータ端
末装置Ｎｉは、アドレス割付要求フレームを送信信号線
ＴＤ上に送出し、アドレス割付要求フレームを最初に受
信した集合中継装置ＬＮｏは、フレーム発信元のデータ
端末装置に対して受信信号線ＲＤを介して物理アドレス
を通知する。なお、物理アドレスとは、第何番目のボー
トに接続されているかを示すものである。
第４図は第３図のアドレス割付要求制御部７の１例のブ
ロック図である。第４図において、９−〇ないし１１−
３はラッチ、１２−０ないし１３−３はＡＮＤ回路、１
４ないし１６はインバータ、１７−１ないし１７−３は
ＡＮＤ回路、１８−ｏないし１８−３はＪＫフリップ・
フロップをそれぞれ示している。第４図において、アド
レス割付要求の優先゛順位は、ＡＲＱＯが最も高く、以
下、ＩＱ、、ＡＲＱ。
ロック図である。第４図において、９−〇ないし１１−
３はラッチ、１２−０ないし１３−３はＡＮＤ回路、１
４ないし１６はインバータ、１７−１ないし１７−３は
ＡＮＤ回路、１８−ｏないし１８−３はＪＫフリップ・
フロップをそれぞれ示している。第４図において、アド
レス割付要求の優先゛順位は、ＡＲＱＯが最も高く、以
下、ＩＱ、、ＡＲＱ。
ＡＲＱｓの順に低くなっている。信号ＩＮＨが論理「１
」の条件の下において、アドレス割込要求が送られて来
ると、最も優先順位の高いＡＲＱＡ（ｋ＝０．１．２又
は３）が選択され、対応するＪＫフリップ・フロップ１
８−ｋがセントされる。信号ＩＮＨが論理「０」の場合
には、ＡＮＤ回路１２−０ないし１２−３は全て論理「
０」を出力する。
」の条件の下において、アドレス割込要求が送られて来
ると、最も優先順位の高いＡＲＱＡ（ｋ＝０．１．２又
は３）が選択され、対応するＪＫフリップ・フロップ１
８−ｋがセントされる。信号ＩＮＨが論理「０」の場合
には、ＡＮＤ回路１２−０ないし１２−３は全て論理「
０」を出力する。
く、′
第一５−図はリピート回路の１例のブロック図である。
第５図において、１９は直列並列変換回路、２０はバッ
ファ、２１はデコーダ、２２は受信データ・バッファ、
２３は修正回路、２４は偶数側のバッファ、２５は奇数
側のバッファ、２６は並列直列変換回路、２７は送信デ
ータ・バッファをそれぞれ示している。
ファ、２１はデコーダ、２２は受信データ・バッファ、
２３は修正回路、２４は偶数側のバッファ、２５は奇数
側のバッファ、２６は並列直列変換回路、２７は送信デ
ータ・バッファをそれぞれ示している。
直列並列回路１９は、伝送線路ＴＬ上を流れるフレーム
を並列データに変換するものである。直流並列変換回路
１９から出力される並列データは、バッファ２０に格納
される。バッファ２ｏから出力される並列データは、受
信データ・バッファ２２を介してデータ端末装置を一構
成している計算機に送られると共に、デコーダ２１およ
び修正回路２３に送られる。デコーダ２１は、必要ある
ときは修正回路２３に修正を指示し、修正回路２３はデ
コーダ２１からの指示、に従ってデータの修正を行う。
を並列データに変換するものである。直流並列変換回路
１９から出力される並列データは、バッファ２０に格納
される。バッファ２ｏから出力される並列データは、受
信データ・バッファ２２を介してデータ端末装置を一構
成している計算機に送られると共に、デコーダ２１およ
び修正回路２３に送られる。デコーダ２１は、必要ある
ときは修正回路２３に修正を指示し、修正回路２３はデ
コーダ２１からの指示、に従ってデータの修正を行う。
修正回路２３から出力されたデータは、偶数側のバッフ
ァ２４および奇数側のバッファ２５に交互に書込まれる
。並列直列回路２６には、偶数側のバッファ２４から出
力されるデータ、奇数側のバッファ２５から出力される
データおよび送信データのうちの１つが選択入力され、
選択入力されたデータを直列データに変換してリング状
伝送線路ＴＬ上に送出する。送信データ・バッファ２７
は送信データを一時的に保持するものである。
ァ２４および奇数側のバッファ２５に交互に書込まれる
。並列直列回路２６には、偶数側のバッファ２４から出
力されるデータ、奇数側のバッファ２５から出力される
データおよび送信データのうちの１つが選択入力され、
選択入力されたデータを直列データに変換してリング状
伝送線路ＴＬ上に送出する。送信データ・バッファ２７
は送信データを一時的に保持するものである。
第６図は集合中継装置とデータ端末装置との間のインタ
フェースを示している。第６図において、ＲＤＹはレデ
ィ信号、ＴＤは送信データ、ＲＤは受信データ、ＡＡＫ
はアドレス割付許可信号、ＡＲＱはアドレス割付要求信
号をそれぞれ示している。
フェースを示している。第６図において、ＲＤＹはレデ
ィ信号、ＴＤは送信データ、ＲＤは受信データ、ＡＡＫ
はアドレス割付許可信号、ＡＲＱはアドレス割付要求信
号をそれぞれ示している。
第７図はリング状伝送線路上を流れるメツセージ・フレ
ームの形式を示す図である。第７図において、ＦＳはフ
レーム・スタート、ＡＣはアクセス・コントロール、Ｄ
Ａはディスチネーション・アドレス、ＳＡはソース・ア
ドレス、Ｃはコマンド・コード、■はデータ、Ｆｅ２は
フレーム・チェック・シーケンス、ＦＥｔ＝ｌ：；ｙソ
ース・エンドをそれぞれ示している。図示しないが、ト
ークン・フレームは、フレーム・スタートＦＳ、アクセ
ス・コントロールＡＣ及びフレーム・工ｙ ）’カラｍ
成されている。なお、ソース・アドレスＳＡおよびディ
スティネーション・アドレスＤＡは、論理アドレスであ
る。
ームの形式を示す図である。第７図において、ＦＳはフ
レーム・スタート、ＡＣはアクセス・コントロール、Ｄ
Ａはディスチネーション・アドレス、ＳＡはソース・ア
ドレス、Ｃはコマンド・コード、■はデータ、Ｆｅ２は
フレーム・チェック・シーケンス、ＦＥｔ＝ｌ：；ｙソ
ース・エンドをそれぞれ示している。図示しないが、ト
ークン・フレームは、フレーム・スタートＦＳ、アクセ
ス・コントロールＡＣ及びフレーム・工ｙ ）’カラｍ
成されている。なお、ソース・アドレスＳＡおよびディ
スティネーション・アドレスＤＡは、論理アドレスであ
る。
第８図は本発明の要部の１実施例のブロック図である。
第８図において、２８はフリップ・７０ノブ２９はイン
バータ、３０はＡＮＤ回路をそれぞれ示している。第８
図の装置は各データ端末装置のアダプタ内に存在するも
のである。
バータ、３０はＡＮＤ回路をそれぞれ示している。第８
図の装置は各データ端末装置のアダプタ内に存在するも
のである。
メツセージを送信していない場合には、リング状伝送線
路ＴＬ上には１個のトークン・フレームがぐるぐる回っ
ている。メツセージを送信したいデータ端末装置Ｎｉは
トークン・フレームを受取ると、トークン・フレームの
代りにメツセージ・フレームをリング状伝送線路ＴＬ上
に出力し、そしてそのメツセージ・フレームが戻ってく
ると、メツセージ・フレームの代りにトークン・フレー
ムをリング状伝送線路ＴＬ上に出力する。送信権を有し
ていないデータ端末装置は、メツセージ・フレームのソ
ース・アドレスＳＡと自己のアドレスとが一致している
ときには、アドレス多重割付が発生したと判断する。ア
ドレス多重割付が検出されると、第８図のフリップ・フ
ロップ２８がセットされ、信号線名上の信号が論理「１
」となる。
路ＴＬ上には１個のトークン・フレームがぐるぐる回っ
ている。メツセージを送信したいデータ端末装置Ｎｉは
トークン・フレームを受取ると、トークン・フレームの
代りにメツセージ・フレームをリング状伝送線路ＴＬ上
に出力し、そしてそのメツセージ・フレームが戻ってく
ると、メツセージ・フレームの代りにトークン・フレー
ムをリング状伝送線路ＴＬ上に出力する。送信権を有し
ていないデータ端末装置は、メツセージ・フレームのソ
ース・アドレスＳＡと自己のアドレスとが一致している
ときには、アドレス多重割付が発生したと判断する。ア
ドレス多重割付が検出されると、第８図のフリップ・フ
ロップ２８がセットされ、信号線名上の信号が論理「１
」となる。
信号線ｅ、上の信号が論理「１」であると、アダプタは
計算機側から送信要求が来てもこれを受°付けず、ネッ
トワーク管理用データ端末装置を宛先とするアドレス多
重割付通知フレームをリング状伝送線路ＴＬ上に出力す
る。ｌ、ｎま、アドレス多重割付を検出したデータ端末
装置がＮ、ネットワーク管理用データ端末装置がＮＴＬ
と仮定する。この通知を受取ると、ネットワーク管理用
データ端末装置ＮｒＬは、アドレス多重割付通知フレー
ムを発信したデータ端末装置凡に対応したバイパス手段
を閉じることを指示するメツセージ・フレームをリング
状伝送線路ＴＬ上に出力する。このフレームを受取った
該当する集合中継装置ＬＮｏは、指示されたバイパス手
段ＢＰｏを閉じる。バイパス手段ＢＰ、が閉じられると
、アドレス多重割付を検出したデータ端末装置Ｎ。内の
７リツプ・フロップ２８はリセットされる。集合中継装
置ＬＮ、は、データ端末装置Ｎ。のレディ信号が論理「
１」であると、再びバイパス手段ＢＰＯを開く。これに
よって、ＡＮＤ回路３０は論理「１」の信号を信号線１
２上に出力する。信号線１２上の論理「１」の信号は、
通信可能状態を示す。通信可能状態になると、データ端
末装Ｋ Ｎｏ内のアダプタは、計算機からのデータ送信
要求を受付け、トークン・フレームを受信したときにメ
ツセージ・フレームをリング状伝送線路ＴＬ上に出力す
る。
計算機側から送信要求が来てもこれを受°付けず、ネッ
トワーク管理用データ端末装置を宛先とするアドレス多
重割付通知フレームをリング状伝送線路ＴＬ上に出力す
る。ｌ、ｎま、アドレス多重割付を検出したデータ端末
装置がＮ、ネットワーク管理用データ端末装置がＮＴＬ
と仮定する。この通知を受取ると、ネットワーク管理用
データ端末装置ＮｒＬは、アドレス多重割付通知フレー
ムを発信したデータ端末装置凡に対応したバイパス手段
を閉じることを指示するメツセージ・フレームをリング
状伝送線路ＴＬ上に出力する。このフレームを受取った
該当する集合中継装置ＬＮｏは、指示されたバイパス手
段ＢＰｏを閉じる。バイパス手段ＢＰ、が閉じられると
、アドレス多重割付を検出したデータ端末装置Ｎ。内の
７リツプ・フロップ２８はリセットされる。集合中継装
置ＬＮ、は、データ端末装置Ｎ。のレディ信号が論理「
１」であると、再びバイパス手段ＢＰＯを開く。これに
よって、ＡＮＤ回路３０は論理「１」の信号を信号線１
２上に出力する。信号線１２上の論理「１」の信号は、
通信可能状態を示す。通信可能状態になると、データ端
末装Ｋ Ｎｏ内のアダプタは、計算機からのデータ送信
要求を受付け、トークン・フレームを受信したときにメ
ツセージ・フレームをリング状伝送線路ＴＬ上に出力す
る。
以上の説明から明らかなように、本発明によれば特別の
コマンドを用いることなく、データ端末装置の通信停止
状態の解除を行うことが出来る。
コマンドを用いることなく、データ端末装置の通信停止
状態の解除を行うことが出来る。
第１図は本発明が適用されるネットワーク・システムの
構成を示す図、第２図は第１図のネットワーク・システ
ムにおけるデータ線の接続構成を示す図、第３図は第１
図の集合中継装置の１例を示すブロック図、第４図は第
３図の集合中継装置の中のアドレス割付要求制御部の１
例のブロック図、第５図は集合中継装置およびデータ端
末装置に設置されるリピート回路の１例のブロック図、
第６図は集合中継装置とデータ端末装置との間のインタ
フェース信号を示す図、第７図はリング状伝送線路上を
流れるメツセージ・フレームの形式を示す図、第８図は
本発明の要部の１実施例のブロック図である。 ＬＮｏないしＬＮｒＬ・・・集合中継装置、Ｎｏないし
Ｎπ・・データ端末装置、ＴＬ・・・リング状の伝送線
路、ＴＬＵ・・・上り伝送線路、ＴＬＤ・・・下り伝送
線路、ＢＰ、ないｔ、ＢＰ、・・・バイパス手段、１・
・・レジスタ、２・・・ＲＯＭ、３・・・マイクロプロ
セッサ、４・・・ＲＡＭ制御装置、５・・・ＲＡＭ、６
・・・送受信装置、７・・・アドレス割付要求制御部、
８−０ないし８−３・・・バイパス制御部、ＲＤ・・・
受信信号線、ＴＤ・・・送信信号線、ＡＲＱ・・・アド
レス割付要求線、ＡＡＫ・・・アドレス割付許可線、９
−０ないし１１−３・・・ラッチ、１２−０ないし１３
−３・・・ＡＮＤ回路、１４ないし１６・・・インバー
タ、１７−１ないし１７−３・・・ＡＮＤ回路、１８−
０ないし１８−３・・・ＪＫフリップ・フロップ、１９
・・・直列並列変換回路、２０・・・バッファ、２１・
・・デコーダ、２２・・・受信データ・バッファ、２３
・・・疹正回路、２４・・・偶数側のバッファ、２５・
・・奇数側のバッファ、２６・・・並列直列変換回路、
２７・・・送信データ・バッファ、２８・・・フリップ
・フロップ、２９・・・インバータ、３０・・・ＡＮＤ
回路。 特許出願人 富士通株式会社 代理人弁理士 京 谷 四 部 才１１必 姉４図 才Ｓ図 才０図 ｆ７図
構成を示す図、第２図は第１図のネットワーク・システ
ムにおけるデータ線の接続構成を示す図、第３図は第１
図の集合中継装置の１例を示すブロック図、第４図は第
３図の集合中継装置の中のアドレス割付要求制御部の１
例のブロック図、第５図は集合中継装置およびデータ端
末装置に設置されるリピート回路の１例のブロック図、
第６図は集合中継装置とデータ端末装置との間のインタ
フェース信号を示す図、第７図はリング状伝送線路上を
流れるメツセージ・フレームの形式を示す図、第８図は
本発明の要部の１実施例のブロック図である。 ＬＮｏないしＬＮｒＬ・・・集合中継装置、Ｎｏないし
Ｎπ・・データ端末装置、ＴＬ・・・リング状の伝送線
路、ＴＬＵ・・・上り伝送線路、ＴＬＤ・・・下り伝送
線路、ＢＰ、ないｔ、ＢＰ、・・・バイパス手段、１・
・・レジスタ、２・・・ＲＯＭ、３・・・マイクロプロ
セッサ、４・・・ＲＡＭ制御装置、５・・・ＲＡＭ、６
・・・送受信装置、７・・・アドレス割付要求制御部、
８−０ないし８−３・・・バイパス制御部、ＲＤ・・・
受信信号線、ＴＤ・・・送信信号線、ＡＲＱ・・・アド
レス割付要求線、ＡＡＫ・・・アドレス割付許可線、９
−０ないし１１−３・・・ラッチ、１２−０ないし１３
−３・・・ＡＮＤ回路、１４ないし１６・・・インバー
タ、１７−１ないし１７−３・・・ＡＮＤ回路、１８−
０ないし１８−３・・・ＪＫフリップ・フロップ、１９
・・・直列並列変換回路、２０・・・バッファ、２１・
・・デコーダ、２２・・・受信データ・バッファ、２３
・・・疹正回路、２４・・・偶数側のバッファ、２５・
・・奇数側のバッファ、２６・・・並列直列変換回路、
２７・・・送信データ・バッファ、２８・・・フリップ
・フロップ、２９・・・インバータ、３０・・・ＡＮＤ
回路。 特許出願人 富士通株式会社 代理人弁理士 京 谷 四 部 才１１必 姉４図 才Ｓ図 才０図 ｆ７図
Claims (1)
- リング状伝送線路と、該リング状伝送線路上に設置され
且つバイパス手段を有する複数の接続ボートを有する複
数の集合中継装置と、各集合中継装置に接続ボートを介
して接続された１個又は複数のデータ端末装置とを具備
するネットワーク・システムであって、各データ端末装
置に、アドレス多重割付が検出されたときに通信停止状
態を表示し且つ対応するバイパス手段が閉じられしかる
後にバイパス手段が開かれたときに通信可能状態を表示
する手段を設けたことを特徴とする通信停止状態解除方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58224681A JPS60117849A (ja) | 1983-11-29 | 1983-11-29 | 通信停止状態解除方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58224681A JPS60117849A (ja) | 1983-11-29 | 1983-11-29 | 通信停止状態解除方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60117849A true JPS60117849A (ja) | 1985-06-25 |
Family
ID=16817553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58224681A Pending JPS60117849A (ja) | 1983-11-29 | 1983-11-29 | 通信停止状態解除方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60117849A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62258536A (ja) * | 1986-05-02 | 1987-11-11 | Hitachi Ltd | リング状ネットワークの構成制御方法 |
| JPS63309045A (ja) * | 1987-06-11 | 1988-12-16 | Mitsubishi Electric Corp | 伝送制御装置 |
| JPH07154409A (ja) * | 1993-11-29 | 1995-06-16 | Nec Corp | 自己救済リング・ネットワーク及びその各ノードにおけるドロップパスへのａｉｓ挿入及び解除方式 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5397188A (en) * | 1977-02-07 | 1978-08-25 | Hitachi Ltd | Data transmission system |
| JPS5615193A (en) * | 1979-07-16 | 1981-02-13 | Ibm | Step motor control device |
-
1983
- 1983-11-29 JP JP58224681A patent/JPS60117849A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5397188A (en) * | 1977-02-07 | 1978-08-25 | Hitachi Ltd | Data transmission system |
| JPS5615193A (en) * | 1979-07-16 | 1981-02-13 | Ibm | Step motor control device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62258536A (ja) * | 1986-05-02 | 1987-11-11 | Hitachi Ltd | リング状ネットワークの構成制御方法 |
| JPS63309045A (ja) * | 1987-06-11 | 1988-12-16 | Mitsubishi Electric Corp | 伝送制御装置 |
| JPH07154409A (ja) * | 1993-11-29 | 1995-06-16 | Nec Corp | 自己救済リング・ネットワーク及びその各ノードにおけるドロップパスへのａｉｓ挿入及び解除方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4047162A (en) | Interface circuit for communicating between two data highways | |
| JPS62253245A (ja) | デ−タ通信網 | |
| JPH0334661A (ja) | デジタル・データ通信装置及びそれに使用するデータ通信アダプタ | |
| JPH04230555A (ja) | 通信ネットワークおよび通信チャンネルをつくる方法 | |
| JPS60117849A (ja) | 通信停止状態解除方式 | |
| JPH04227152A (ja) | バス制御のための中立監視システムおよびその方法 | |
| JPH0634486B2 (ja) | 通信プロトコル制御装置 | |
| JPH04165841A (ja) | ファクシミリ端末集線装置への遠隔操作制御方式 | |
| JPH0732397B2 (ja) | データ伝送機能付き電子機器 | |
| JP3799313B2 (ja) | Ａｔｍスイッチ装置の無瞬断切替方式と方法 | |
| JP2614397B2 (ja) | 情報処理装置の保守診断装置 | |
| JPH04157896A (ja) | 交換機用マルチリングバスシステム | |
| JPS5992653A (ja) | デ−タ伝送装置 | |
| JPS62181551A (ja) | ゲ−トウエイ装置 | |
| JPH02164152A (ja) | 通信制御装置 | |
| JPH01143542A (ja) | 折返し試験方式 | |
| JPH0482344A (ja) | バス型ローカルネットワークシステム | |
| JPH06295278A (ja) | 計算機システム | |
| JPS6259447A (ja) | 通信処理装置 | |
| JPS6024748A (ja) | ル−プ通信方式 | |
| JPS58173941A (ja) | 通信装置ヘルスチエツク方式 | |
| JPS62188452A (ja) | 通信制御用集積回路 | |
| JPS61187444A (ja) | 集線装置の診断方法 | |
| JPS6174052A (ja) | デ−タ処理装置 | |
| JPH05136772A (ja) | ユニツト機能切替方式 |