JPS6011607Y2 - プランジャ−の駆動回路 - Google Patents
プランジャ−の駆動回路Info
- Publication number
- JPS6011607Y2 JPS6011607Y2 JP8160179U JP8160179U JPS6011607Y2 JP S6011607 Y2 JPS6011607 Y2 JP S6011607Y2 JP 8160179 U JP8160179 U JP 8160179U JP 8160179 U JP8160179 U JP 8160179U JP S6011607 Y2 JPS6011607 Y2 JP S6011607Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- plunger
- resistor
- base
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Relay Circuits (AREA)
Description
【考案の詳細な説明】
本考案はプランジャーの駆動回路に関し、１つの電源か
ら起動電流と保持電流を得るようにしたものである。
ら起動電流と保持電流を得るようにしたものである。
従来、プランジャーの駆動回路は第１図に示すように構
成されている。
成されている。
すなわちプランジャー駆動信号が入力端子１から抵抗Ｒ
３を介してトランジスタＱ２のベースに供給されると該
トランジスタＱ２は導通し、これによりトランジスタＱ
１のベースがアース電位に等しくなり、このため電源Ｅ
１からトランジスタＱ１にコンデンサＣに充電すべくベ
ース電流が流れて該トランジスタＱ１は導通し、そのト
ランジスタＱ１を介してプランジャーＰに切期吸引電流
が流れてプランジャーＰは起動される。
３を介してトランジスタＱ２のベースに供給されると該
トランジスタＱ２は導通し、これによりトランジスタＱ
１のベースがアース電位に等しくなり、このため電源Ｅ
１からトランジスタＱ１にコンデンサＣに充電すべくベ
ース電流が流れて該トランジスタＱ１は導通し、そのト
ランジスタＱ１を介してプランジャーＰに切期吸引電流
が流れてプランジャーＰは起動される。
そして、コンデンサＣの充電がそのコンデンサＣと抵抗
Ｒ２の時定数とトランジスタＱ工のｈｐＥにしたがって
完了するとこのトランジスタＱ１は非導通状態となり、
プランジャーＰには電源Ｅ２からダイオードＤ２を介し
て保持電圧が印加され、プランジャーＰはホールド状態
となる。
Ｒ２の時定数とトランジスタＱ工のｈｐＥにしたがって
完了するとこのトランジスタＱ１は非導通状態となり、
プランジャーＰには電源Ｅ２からダイオードＤ２を介し
て保持電圧が印加され、プランジャーＰはホールド状態
となる。
次に入力端子１への駆動信号が停止されるとトランジス
タＱ２は非導通状態となり、プランジャーＰのホールド
状態は解除され、元の停止状態に復帰される。
タＱ２は非導通状態となり、プランジャーＰのホールド
状態は解除され、元の停止状態に復帰される。
なおダイオードＤ１はプランジャーＰの逆起電力吸収用
である。
である。
この従来の回路ではプランジャーの駆動用電源と保持用
電源の二種類の電源を必要としているために、電源回路
が複雑となって非常に高価であり、またプランジャーと
直列に２つのトランジスタが接続されているため、電圧
利用率が悪いものであった。
電源の二種類の電源を必要としているために、電源回路
が複雑となって非常に高価であり、またプランジャーと
直列に２つのトランジスタが接続されているため、電圧
利用率が悪いものであった。
本考案はこのような従来の欠点を解消したもので、以下
その一実施例について第２図を用いて説明しよう。
その一実施例について第２図を用いて説明しよう。
Ｅｌは電源であり、該電源Ｅ１にプランジャーＰとトラ
ンジスタＱ３のエミッタ、コレクタの直列回路が接続さ
れているとともに抵抗Ｒ１，Ｒ５、トランジスタＱ２の
コレクタ、エミッタの直列回路が接続されている。
ンジスタＱ３のエミッタ、コレクタの直列回路が接続さ
れているとともに抵抗Ｒ１，Ｒ５、トランジスタＱ２の
コレクタ、エミッタの直列回路が接続されている。
前記トランジスタＱのベースは抵抗Ｒ１とＲ５の接続部
間に接続されており、また抵抗Ｒ５と並列に抵抗Ｒ２と
コンデンサＣの直列回路が接続されている。
間に接続されており、また抵抗Ｒ５と並列に抵抗Ｒ２と
コンデンサＣの直列回路が接続されている。
一方、トランジスタＱ２のベースは抵抗Ｒ３を介して入
力端子１に接続されている。
力端子１に接続されている。
なお、プランジャーＰと並列に接続されたダイオードＤ
１はそのプランジャーの逆起電力吸収用である。
１はそのプランジャーの逆起電力吸収用である。
以上のような構成からなり、いま入力端子１にプランジ
ャー駆動信号が印加されると、トランジスタＱ２は通常
状態となり、トランジスタＱ３のベース電位はアース電
位にほぼ等しくなる。
ャー駆動信号が印加されると、トランジスタＱ２は通常
状態となり、トランジスタＱ３のベース電位はアース電
位にほぼ等しくなる。
そしてコンデンサＣを充電すべく抵抗Ｒ４の経路とトラ
ンジスタＱ３のエミッタ、ベースの経路から電流が流れ
込む。
ンジスタＱ３のエミッタ、ベースの経路から電流が流れ
込む。
これによりトランジスタらが導通してプランジャーＰに
は起動電流が流れる。
は起動電流が流れる。
次に、コンデンサＣにある程度充電されると、トランジ
スタＱ３のベース電位は抵抗Ｒ４ｔ Ｒ５の分圧比で決
まる電位となり、プランジャーＰの両端には電源電圧Ｅ
１からトランジスタＱ３のベース電圧とベース、エミッ
タ間の電圧を引いたホールド電圧が印加される。
スタＱ３のベース電位は抵抗Ｒ４ｔ Ｒ５の分圧比で決
まる電位となり、プランジャーＰの両端には電源電圧Ｅ
１からトランジスタＱ３のベース電圧とベース、エミッ
タ間の電圧を引いたホールド電圧が印加される。
このホールド電圧は抵抗Ｒ４，Ｒ５の値を任意に選択す
ることにより、希望する電圧が得られる。
ることにより、希望する電圧が得られる。
なお、入力端子１への駆動信号を停止すればトランジス
タＱ２が非導通となり、トランジスタＱ３も非導通とな
ってプランジャーＰは復帰する。
タＱ２が非導通となり、トランジスタＱ３も非導通とな
ってプランジャーＰは復帰する。
次に、第３図は本考案の他の実施例を示したもので、第
２図の実施例と異なるところは、トランジスタＱのベー
スにダイオードＤ３を挿入したことである。
２図の実施例と異なるところは、トランジスタＱのベー
スにダイオードＤ３を挿入したことである。
これにより、プランジャー起動時のコンデンサＣへの充
電電流は全てトランジスタＱ３のベース電流となるので
、電源利用率が高くなる。
電電流は全てトランジスタＱ３のベース電流となるので
、電源利用率が高くなる。
なお、この回路ではトランジスタｑのベース電圧は抵抗
Ｒ１とＲ５の分圧比による電圧にダイオードＤ３の電圧
降下Ｖｐを加えたものになる。
Ｒ１とＲ５の分圧比による電圧にダイオードＤ３の電圧
降下Ｖｐを加えたものになる。
以上のような本考案によれば１つの電源でプランジャー
の起動電流と保持電流を得ることができるため、電源回
路が簡単で安価となり、またプランジャーと直列に接続
されるトランジスタは１つであるので、トランジスタに
よる損失が少なく、電圧利用率が高くなって消費電力が
少ないものである。
の起動電流と保持電流を得ることができるため、電源回
路が簡単で安価となり、またプランジャーと直列に接続
されるトランジスタは１つであるので、トランジスタに
よる損失が少なく、電圧利用率が高くなって消費電力が
少ないものである。
一方、システムとして、電源電圧が決定されていてもプ
ランジャーに印加する電圧は割合任意に決定でき、設計
段階での自由度が大きく、その効果は大である。
ランジャーに印加する電圧は割合任意に決定でき、設計
段階での自由度が大きく、その効果は大である。
第１図は従来の回路図、第２図は本考案の一実施例の回
路図、第３図は他の実施例の回路図である。 Ｑ２． Ｑ３・・・・・・トランジスタ、Ｒ２，Ｒ３，
Ｒ４，Ｒ５・・・・・・抵抗、Ｐ・・・・・・プランジ
ャー、Ｅ□・・・・・・電源、１・・・・・・入力端子
。
路図、第３図は他の実施例の回路図である。 Ｑ２． Ｑ３・・・・・・トランジスタ、Ｒ２，Ｒ３，
Ｒ４，Ｒ５・・・・・・抵抗、Ｐ・・・・・・プランジ
ャー、Ｅ□・・・・・・電源、１・・・・・・入力端子
。
Claims (1)
- 電源にプランジャーと第１のトランジスタのコレクタ、
エミッタの直列回路を接続するとともに第１の抵抗、第
２の抵抗、第２のトランジスタのコレクタ、エミッタの
直列回路を接続部前記第１のトランジスタのベースを上
記第１の抵抗と第２の抵抗の接続部間に接続部かつ第２
の抵抗と並列に第３の抵抗とコンデンサの直列回路を接
続し、上記第２のトランジスタのベースにプランジャー
駆動信号を印加するように構成してなるプランジャーの
駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8160179U JPS6011607Y2 (ja) | 1979-06-14 | 1979-06-14 | プランジャ−の駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8160179U JPS6011607Y2 (ja) | 1979-06-14 | 1979-06-14 | プランジャ−の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55181314U JPS55181314U (ja) | 1980-12-26 |
| JPS6011607Y2 true JPS6011607Y2 (ja) | 1985-04-17 |
Family
ID=29314872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8160179U Expired JPS6011607Y2 (ja) | 1979-06-14 | 1979-06-14 | プランジャ−の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6011607Y2 (ja) |
-
1979
- 1979-06-14 JP JP8160179U patent/JPS6011607Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55181314U (ja) | 1980-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6011607Y2 (ja) | プランジャ−の駆動回路 | |
| JPH01132127U (ja) | ||
| JPH02690Y2 (ja) | ||
| JPH0413695Y2 (ja) | ||
| JP2993698B2 (ja) | ピーク電流ホールド回路 | |
| JP2625892B2 (ja) | 電源投入時の誤動作防止回路 | |
| JP2647725B2 (ja) | 電圧比較器 | |
| JPS5821235Y2 (ja) | タンアンテイマルチバイブレ−タ | |
| JPS6138290Y2 (ja) | ||
| JPH0113463Y2 (ja) | ||
| JPS645383Y2 (ja) | ||
| JPS5832355Y2 (ja) | 遅延機能を有するリレ−駆動回路 | |
| JPS5938753Y2 (ja) | ワンシヨツトマルチバイブレ−タ | |
| JPS6117412B2 (ja) | ||
| JPH0833419B2 (ja) | ピークホールド回路 | |
| JPS5832393B2 (ja) | 圧電発音素子の駆動回路 | |
| JPH063848B2 (ja) | ミユ−テイング回路 | |
| JPS59152863U (ja) | 陰極線管の螢光膜焼損防止回路 | |
| JPH0419837U (ja) | ||
| JPS63122821U (ja) | ||
| JPS5888416U (ja) | トランジスタ増巾器のバイアス回路 | |
| JPH0390318U (ja) | ||
| JPS58134043U (ja) | 電源平滑回路 | |
| JPH0431601B2 (ja) | ||
| JPS6020624U (ja) | 充放電による可変電圧源回路 |