JPS6011517B2 - バ−スト信号に同期したクロツクの形成回路 - Google Patents
バ−スト信号に同期したクロツクの形成回路Info
- Publication number
- JPS6011517B2 JPS6011517B2 JP53068540A JP6854078A JPS6011517B2 JP S6011517 B2 JPS6011517 B2 JP S6011517B2 JP 53068540 A JP53068540 A JP 53068540A JP 6854078 A JP6854078 A JP 6854078A JP S6011517 B2 JPS6011517 B2 JP S6011517B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- circuit
- oscillator
- burst signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
鎌画再生機(VTR)にて再生されて得られる再生カラ
ー映像信号は時間誤差を有している。
ー映像信号は時間誤差を有している。
この時間誤差を補正する方法として、再生カラー映像信
号をデジタル信号に変換してメモリーに書き込み、これ
を読み出してアナログ信号に再生変換するという方法が
ある。この場合、デジタル信号への変換及びメモリーへ
の書き込みは、再生水平同期信号の周波数に応じた周波
数で、かつ、再生バースト信号に位相が同期したクロッ
クパルスにより行い、メモリーからの読み出し及びアナ
ログ信号への再変換は一定周波数のクロックパルスで行
うものである。
号をデジタル信号に変換してメモリーに書き込み、これ
を読み出してアナログ信号に再生変換するという方法が
ある。この場合、デジタル信号への変換及びメモリーへ
の書き込みは、再生水平同期信号の周波数に応じた周波
数で、かつ、再生バースト信号に位相が同期したクロッ
クパルスにより行い、メモリーからの読み出し及びアナ
ログ信号への再変換は一定周波数のクロックパルスで行
うものである。
この発明は、このバースト信号に同期したクロックの形
成回路に関し、特に、構成が簡単で安定性の良いものを
提供しようとするものである。以下、この発明によるク
ロックの形成回路の一実施例を図を参照しながら説明し
よう。第1図において、1は再生カラー映像信号Svの
入力端子で、これよりの再生カラー映像信号Svが同期
信号分離回路2に供聯合されて、これより水平同期信号
PHが取り出される。
成回路に関し、特に、構成が簡単で安定性の良いものを
提供しようとするものである。以下、この発明によるク
ロックの形成回路の一実施例を図を参照しながら説明し
よう。第1図において、1は再生カラー映像信号Svの
入力端子で、これよりの再生カラー映像信号Svが同期
信号分離回路2に供聯合されて、これより水平同期信号
PHが取り出される。
そしてこの水平同期信号PHにより単安定マルチパイプ
レータ3がトリガされてこれによりバーストフラグパル
スBpが得られ、これがバーストゲート回路4に供給さ
れ、入力端子1より再生カラー映像信号Svからバース
ト信号S8が取り出される。このバースト信号SBは、
パルス発生器5に供給され、一方、同期信号分離回路2
よりの水平同期信号PHより単安定マルチパイプレータ
6がトリガされてこれにより例えばバースト信号のほぼ
中央部分を前縁としたパルスPsが得られ、これがパル
ス発生器5に供給される。そして、このパルス発生器5
よりは何波長分かあるバースト信号中のそのバースト信
号の位相情報として正しいであろう1波に同期したパル
スPBが得られ、このパルスPBがスタートストップ式
発振器7に供聯合される。この例においては、このスタ
ートストップ式発振器7はナンド回路71と可変遅延回
路72からなり、パルスPBはナンド回路71の一方の
入力端に供給され、またナンド回路71の出力が可変遅
延回路72を介してこのナンド回路71の他方の入力端
に供給されるも、外部よりの制御電圧により可変遅延回
路72の可変容量ダイオード73及び74の容量が変え
られることにより遅延量が変えられて、発振周波数fB
Hが制御されるものである。ところで、この場合、上述
のようにこのスタートストップ式発振器7はバースト信
号S8の1波の位相によってスタートするものであるが
、バースト信号SBは、第2図に示すように色副搬送波
周波数fSC(fSCi277L十裏fH:fMは水平
同期周波数)を中心に、水平同期周波数fHずつ離れた
周波数で優勢となる周波数スベクトラムを有するため、
スタートストップ式発振器7はfscよりもfH毎に離
れた周波数でロックしてしまう不都合がある。
レータ3がトリガされてこれによりバーストフラグパル
スBpが得られ、これがバーストゲート回路4に供給さ
れ、入力端子1より再生カラー映像信号Svからバース
ト信号S8が取り出される。このバースト信号SBは、
パルス発生器5に供給され、一方、同期信号分離回路2
よりの水平同期信号PHより単安定マルチパイプレータ
6がトリガされてこれにより例えばバースト信号のほぼ
中央部分を前縁としたパルスPsが得られ、これがパル
ス発生器5に供給される。そして、このパルス発生器5
よりは何波長分かあるバースト信号中のそのバースト信
号の位相情報として正しいであろう1波に同期したパル
スPBが得られ、このパルスPBがスタートストップ式
発振器7に供聯合される。この例においては、このスタ
ートストップ式発振器7はナンド回路71と可変遅延回
路72からなり、パルスPBはナンド回路71の一方の
入力端に供給され、またナンド回路71の出力が可変遅
延回路72を介してこのナンド回路71の他方の入力端
に供給されるも、外部よりの制御電圧により可変遅延回
路72の可変容量ダイオード73及び74の容量が変え
られることにより遅延量が変えられて、発振周波数fB
Hが制御されるものである。ところで、この場合、上述
のようにこのスタートストップ式発振器7はバースト信
号S8の1波の位相によってスタートするものであるが
、バースト信号SBは、第2図に示すように色副搬送波
周波数fSC(fSCi277L十裏fH:fMは水平
同期周波数)を中心に、水平同期周波数fHずつ離れた
周波数で優勢となる周波数スベクトラムを有するため、
スタートストップ式発振器7はfscよりもfH毎に離
れた周波数でロックしてしまう不都合がある。
そこで、この発明においては、自走発振周波数が水平同
期周波数fHのN倍、例えばN:277の可変周波数発
振器8が設けられる。
期周波数fHのN倍、例えばN:277の可変周波数発
振器8が設けられる。
そして、この発振器8の出力信号が分閥器9にて分周さ
れて、これより周波数fHの信号が取り出され、これが
&相比較器1川こ供給されて、同期信号分離回路2より
の水平同期信号PHと位相比較され、その比較出力によ
り可変周波数発振器8の発振周波数が制御される。そし
て、この発振器8よりの周波数が277〜の信号が掛算
器11に供給される。
れて、これより周波数fHの信号が取り出され、これが
&相比較器1川こ供給されて、同期信号分離回路2より
の水平同期信号PHと位相比較され、その比較出力によ
り可変周波数発振器8の発振周波数が制御される。そし
て、この発振器8よりの周波数が277〜の信号が掛算
器11に供給される。
一方、スタートストップ式発振器7よりの周波数f8c
の信号がこの掛算器11に供給されて、発振器8よりの
信号と掛け合わされて、これより両信号の差の周波数△
f=fBc−277fHの信号が得られ、これが。ーパ
スフィルタ12に供給される。このローパスフィルタ1
2は第3図に示すような特性を有するもので、このロー
バスフイルタ12の出力がAM検波回路13に供給され
て、これよりは差の周波数△fに応じた電圧△Vが得ら
れる。即ち、ローバスフィルタ12と検波回路13によ
り周波数検波回路が構成されるものである。そして、こ
の電圧△Vが比較器としての差動アンプ14の一方の入
力端に供給される。
の信号がこの掛算器11に供給されて、発振器8よりの
信号と掛け合わされて、これより両信号の差の周波数△
f=fBc−277fHの信号が得られ、これが。ーパ
スフィルタ12に供給される。このローパスフィルタ1
2は第3図に示すような特性を有するもので、このロー
バスフイルタ12の出力がAM検波回路13に供給され
て、これよりは差の周波数△fに応じた電圧△Vが得ら
れる。即ち、ローバスフィルタ12と検波回路13によ
り周波数検波回路が構成されるものである。そして、こ
の電圧△Vが比較器としての差動アンプ14の一方の入
力端に供給される。
一方、色副搬送波間波数fscと発振器8よりの周波数
NfHとの差の周波数△foに応じた基準電圧AVo(
第3図参照)が可変抵抗器15にて設定され、この設定
された基準電圧△Voが菱勤アンプ14の他方の入力端
に供孫舎される。そして、菱動アンプ14よりは両入力
電圧△V及び△Voの差の電圧が得られ、この電圧がス
タートストップ式発振器7の可変容量ダイオード73及
び74に供給されて、発振器7の発振周波数が制御され
る。即ち、検波回路13に得られる電圧△Vが基準電圧
AVoに等しくなるように、従って第4図に示すように
差の周波数△fが、△foに等しくなるように制御され
れる。このことは、発振器7の出力発振周波数fBcが
副搬送波周波数fscになるように制御されることに他
ならない。こうして、スタートストップ式発振器7より
導出された出力端子16にはバースト信号の位相に同期
した副搬送波周波数fscのクロツク信号が得られる。
NfHとの差の周波数△foに応じた基準電圧AVo(
第3図参照)が可変抵抗器15にて設定され、この設定
された基準電圧△Voが菱勤アンプ14の他方の入力端
に供孫舎される。そして、菱動アンプ14よりは両入力
電圧△V及び△Voの差の電圧が得られ、この電圧がス
タートストップ式発振器7の可変容量ダイオード73及
び74に供給されて、発振器7の発振周波数が制御され
る。即ち、検波回路13に得られる電圧△Vが基準電圧
AVoに等しくなるように、従って第4図に示すように
差の周波数△fが、△foに等しくなるように制御され
れる。このことは、発振器7の出力発振周波数fBcが
副搬送波周波数fscになるように制御されることに他
ならない。こうして、スタートストップ式発振器7より
導出された出力端子16にはバースト信号の位相に同期
した副搬送波周波数fscのクロツク信号が得られる。
そして、図示しないが、このクロック信号が逓倍されて
冒頭で述べたような書き込み用クロック信号とされるも
のである。
冒頭で述べたような書き込み用クロック信号とされるも
のである。
以上述べたようにして、この発明によれ‘ま、スタート
ストップ式発振器を使用して簡単な構成でバースト信号
に同期したクロックを得ることができる。
ストップ式発振器を使用して簡単な構成でバースト信号
に同期したクロックを得ることができる。
しかも、スタートストップ式発振器が、fscよりずれ
た周波数にロックされても、これは良好に修正されるの
で、周波数が安定なクロックが得られるものである。
た周波数にロックされても、これは良好に修正されるの
で、周波数が安定なクロックが得られるものである。
第1図はこの発明によるクロックの形成回路の一例の系
統図、第2図〜第4図はその動作の説明のための図であ
る。 2は同期信号分離回路、4はバーストゲート回路、7は
スタートストップ式発振器、8は水平同期周波数のN倍
の信号を得る可変周波数発振器、1 2はローパスフィ
ルタ、1 3はAM検波回路、14は差動アンプである
。 第1図 第2図 第3図 第4図
統図、第2図〜第4図はその動作の説明のための図であ
る。 2は同期信号分離回路、4はバーストゲート回路、7は
スタートストップ式発振器、8は水平同期周波数のN倍
の信号を得る可変周波数発振器、1 2はローパスフィ
ルタ、1 3はAM検波回路、14は差動アンプである
。 第1図 第2図 第3図 第4図
Claims (1)
- 1 バースト信号によりスタートされるバースト信号に
同期したクロツクを得るスタートストツプ式発振器と、
水平同期信号の周波数のN倍の周波数信号を形成する信
号形成回路と、上記発振器の出力と上記信号形成回路の
周波数差をとる回路と、この差の周波数を検波する検波
回路とを有し、この検波回路の検波出力に基づいて上記
差の周波数が一定となるように上記スタートストツプ式
発振器の発振周波数が制御されるようになされてなるバ
ースト信号に同期したクロツクの形成回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP53068540A JPS6011517B2 (ja) | 1978-06-07 | 1978-06-07 | バ−スト信号に同期したクロツクの形成回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP53068540A JPS6011517B2 (ja) | 1978-06-07 | 1978-06-07 | バ−スト信号に同期したクロツクの形成回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS54159124A JPS54159124A (en) | 1979-12-15 |
JPS6011517B2 true JPS6011517B2 (ja) | 1985-03-26 |
Family
ID=13376670
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP53068540A Expired JPS6011517B2 (ja) | 1978-06-07 | 1978-06-07 | バ−スト信号に同期したクロツクの形成回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6011517B2 (ja) |
-
1978
- 1978-06-07 JP JP53068540A patent/JPS6011517B2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS54159124A (en) | 1979-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2547563B2 (ja) | 安定化装置 | |
US4613827A (en) | Write clock pulse generator used for a time base corrector | |
US4631600A (en) | Time-axis correcting circuit for recorded data reproducing device | |
US4196445A (en) | Time-base error correction | |
US4127866A (en) | Reference signal generator | |
US3614305A (en) | Color video signal correction for mechanical variations in magnetic recording system | |
US4607360A (en) | Time-axis correcting circuit for recorded data reproducing device | |
JPS6011517B2 (ja) | バ−スト信号に同期したクロツクの形成回路 | |
US4364091A (en) | Equalizing pulse removal circuit | |
US4737861A (en) | System for recording component signals and reproducing a composite video signal and component signals including adding color burst to the luminance component | |
EP0196059B1 (en) | Write clock generator for time base corrector | |
US4630000A (en) | Apparatus for controlling the frequency of a voltage controlled oscillator | |
JPS5855718B2 (ja) | 時間軸補正装置 | |
JP3140191B2 (ja) | フィルタ回路の自動周波数調整回路 | |
JPS6150557B2 (ja) | ||
JP2679032B2 (ja) | ビデオデイスク再生装置 | |
JPS6251015B2 (ja) | ||
JPS6120483A (ja) | 映像信号再生装置 | |
JPH0632165B2 (ja) | ピツチコントロ−ル装置 | |
JPS6015195B2 (ja) | 搬送色信号の処理回路 | |
JPS5931124B2 (ja) | 時間軸補正器 | |
JP2600714Y2 (ja) | Rfモジュレータのキャリア信号およびテスト信号発生回路 | |
JPS6346614B2 (ja) | ||
JPS62262587A (ja) | 回転ヘツド型映像信号再生装置 | |
JPS62164269A (ja) | 磁気記録再生装置 |