JPS60113569A - ストア−ドプログラム式公衆電話機 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、プロセッサを備え、ストアードプログラム式
によシ各種の制御を行なう公衆電話機の改良に関するも
のである。

〔従来技術〕

公衆電話機（以下、電話機）においては、通話料金とし
て収納する硬貨をプロセッサの制御によシ選別する際、
硬貨の材質、外径、厚さ等の上限値および下限値等を硬
貨選別データとして設定するものとなっているが、これ
らは硬貨収納機構（以下、収納機すミ）のセンサ特性お
よびセンサ配置上の実寸法に応じて定めねばならず、従
Ｘはディップスイッチ等を設け、各電話機毎に設定を行
なっておシ、これの収容スペースが犬となり、大形化を
招来する欠点を生じている。

この対策としては、プロセッサおよび通話処理プログラ
ムを格納したメモリを実装する主ユニットのほかに、収
納機構と組み合される副ユニットを設け、これへ電話機
毎に個有の硬貨選別データを格納すると共に、これの余
剰部分へ電話機の設置条件等に応じた通話処理プログラ
ムの一部を格納し、ディップスイッチ等の省略と同時に
、主ユニットのメモリへ格納するプログラムの標準化を
図ることが提案されている。

しかし、この場合には、主ユニットと副ユニットとをコ
ードおよびコネクタ等にょ多接続しなければならず、保
守、点検に際し、収納機構と共に副ユニットを主ユニッ
トと分離すると、保守、点検の終了に当シ、副ユニット
と主ユニットとの間の接続を失念するおそれを生じ、両
者間の電気的接続が不完全なま＼プロセッサが制御動作
を行なえば、プログラムの一部およびデータが欠除し、
不測の誤動作によシ暴走を生じ、例えば、硬貨の収納を
行なわないま＼通話が許容され、無料通話が行なわれる
等の欠点を生ずる。

〔発明の概要〕

本発明は、従来のか＼る欠点を根本的に排除−する目的
を有し、上述の電話機において、主ユニットへ実装され
たメモリの通話処理プログラムを実行する際、副ユニッ
トとの電気的接続状態をチェックし、これの状態が断で
あれば、副ユニットのＥＦＲＯＭからの内容読み出しを
行なわないものとしたプロセッサを設け、暴走の発生を
阻止する極めて効果的な、ストアードプログラム式公衆
電話機を提供するものである。

（実施例〕 以下、実施例を示す図によって本発明の詳細な説明する
。

第１図は全構成のブロック図であシ、電話局からの線路
が接続される線路端子１には、主ユニツト２内に設けた
リレーＧＳの接点１８１を介し、ｈオ信検出回路３が常
時接続されておシ、これが呼出信号の到来を検出すると
ブザー４を駆動すると共に、入出力回路５ａおよび母ｍ
６を介して着信情Ｗｔマイクロプロセッサ等のプロセッ
サ（以下、ＣＰＵ）７へ与え、これを起動するものとな
っている０ また、オフフックに伴ないフックスイッチ８がオフフッ
ク情報を生ずると、スタート回路９が応動し、リレーＧ
Ｓを起動すると共に、スタート情報を入出力回路５ｂお
よび母線６を介してＣＰＵ７へ与えるため、ＣＰＵ７が
これに応じた制御を開始する一方、接点ｙ、１が動作し
、課金信号受信回路１０、ダイオードブリッジ１１およ
び電源回路１２を介して通話回路１３を線路端子１へ接
続し、線路に対する直流ループの閉成を行ない、送受器
１４による通話を可能とする。

なお、電源回路１２は、直流ループの閉成に伴なう線路
電流の流通に応じ、ダイオードブリッジ１１によシ一定
極性となった線路電流に基づいて局部電源Ｅｌを発生し
、オンとなった接点９ｓ２を介して各部へ供給するが、
オンフック中も接点ｆｓ’のブレイク側８から交換機が
応動し々い程度の電流が通じており、これによって局部
電源Ｅ２を送出し、オンフック中にＳｌ電源の供給を要
する回路およびオフフックと同時に動作する回路へ電源
Ｅ２の供給を行なっている。

一方、ＣＰＵ７は、母線６を介して接続されたＲＯＭ１
　Ｓ中の通話処理プログオムを実行し、同様のＲＡＭ（
Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ、）　１６
に対して必要とするデータのアクセスを行ないながら制
御を行なうものとなっているが、後述のＥＰＲＯＭ中へ
格納された制御用のデータを必要に応じて使用するもの
となっている。

すなわち、発信の場合は、キーボード１７の操作に応す
る信号発生器１８からの複合可聴周波によるダイヤル信
号の送出、表示回路１９による通話料金の表示等、およ
び、交換機から到来する課金信号に応じて課金信号受信
回路１０から与えられる課金情報にしたがう副ユニット
２０ならびに収納機構２１による硬貨の選別および収納
等を逐次制御するが、ダイヤル信号の送出に際し、ＥＰ
ＲＯＭ中のデータに応じ無料発信の許容、禁止番号の発
信禁止等を行なうと共に、交換機が被呼者の応答時にの
み１金信号を送出するものであれば、計時回路２２の計
時に応じ、ＥＰｆｔＯＭ中のデータにしたがい単位通話
時間の経過毎に単位通話料金に相当する硬貨の収納を行
ない、かつ、投入されて待機中の硬貨が無くなれば、通
話の強制切断等を行なう。

これに対し、着信の場合はフックスイッチ８からのオフ
フック情報に応じてリレーＧＳを駆動し、直流ループの
閉成を行ない、通話を許容す！るが、着信検出回路３か
らの着信悄籟にしたがって着信である旨をＣＰＵ７が判
断し、前述の各制御を行なわない。

まだ、副ユニット２０には、収納機構２１中に設けた投
入硬貨の゛材質、外１径、厚さ等を検出する各センサと
接続され、硬貨の測定値をめる測定回路２３、および、
これによってめた測定値の上限および下限値を硬貨選別
データとして格納したＥＰＲＯＭ２４が設けてあり、測
定回路２３は入出力回路２５を介し、ＥＰＲＯＭ２８は
直接四縁６と接続されており、測定回路２３からの測定
値およびＥＰＲＯＭ２４中の硬貨選別データに応じてＣ
ＰＵ７が投入硬貨の正否判別を行なうと共に、入出力回
路２５を介して収納機構２１を制御し、不正規硬貨の返
却、正規硬貨の蓄積、および収納等を行なうものとなっ
ている。

なお、ＥＰＲＯＭ２４中にも、制御用のデータ等が通話
処理プログラムの一部として格納されており、ＥＰＲＯ
Ｍ１５中の通詰処理プログラムと共にＣＰＵ７の制御動
作規制に用いられている。

このほか、各ユニツ）２．２０には、フ”リント基板等
が使用され、副ユニット２０は収納機構２１と組み合さ
れており、副ユニット２０と主ユニット２との間は、副
ユニット２０から延長さｈ　７’こコードおよびこれの
先端へ接続されたプラグと、主ユニット２のコネクタ２
６とによりズ、・脱自在として電気的に接続されるもの
となっている。

第２図は、ＣＰＵ７による制御状況の総合的なフローチ
ャートであり、゛°イニシャライズ処理″１０１、”自
己診断処理″′１０２を行なってから″オンフックフラ
グ・セット？　”　１０３を判断し、これがＮ　（Ｎｏ
）であれば′故障フラグ・セット？″１０４を判断のう
え、これのＮを前提として゛′通話許可処理”１０５を
行ない、再度パオンフックフラグ・セット？　”　ｉ０
６を判′断し、これがＮｆ、ｌれば゛硬貨収納判断処理
″′１０７および°′硬貨収納処理′１０８を行ない、
ステップ１０６以降を反すする。

なお、ステップ１０４がｙ　（ＹＥＳ）であれば、ステ
ップ１０３との間を循環し、ステップ１０５へ移行しな
い。

また、ステップ１０３．、１０６がＹとなれば、゛′フ
ック処理”１０９によりリレーＧＳの駆動を停止し、１
α流ループを開放する。

たヌし、ステップ１０１〜１０４，１０９に関するプロ
グラムはＲＯＭ１５へ、ステップ１０５〜１０８に関す
るプログラムはＥＰＲＯＭ２４へ格納されている。

第３図は、第２図の制御と共にＣＰＵ７が４ｍＢｅＱの
周期により反復する割込みルーチンのフローチャートで
あシ、″入力検出処理”　２０１によシフツクスイッチ
８、測定回路２３、課金信号受信回路１０、キーボード
１７等からの各情報を受入れ、オンフックのときは第２
図のステップ１０３゜１０６と対応するオンフックフラ
グのセットを行ない、パ表示処理”　２０２によシ表示
器１ｇを駆動し、投入されて待機中の硬貨による未使用
金額の表示等を行なってから、゛課金演算処理”　２０
３によシ課金信号の到来に応する未使用金額からの減算
等を行なったうえ、パ硬／貨投入処理”　２０４により
、投入硬貨の選別、枝別判断および待機中の硬貨に基づ
く蓄積金額の加算等を行なった後、“タイマー処理”　
２０５によシ、収納４Ｍ＋＃２１中の収納マグネットに
対する励磁期間の監視、市内）Ｉ２ｉ話時間の監視、お
よび、各種制御上の時間監視を行ない、これらに設定し
′ｆｃ時間の経過に応じ、各々に対応した制御を行なう
０ 第４図は、第２図におけるステップ１０２の詳細を示す
下位ルーチンのフローチャートであり、°゛コネクク接
続チェック”３０１により、副ユニット２０との接続状
態をチェックし、ついで、パその他の故障検知”　３０
２によシ谷部の初期状態が所定のものであるか否かをチ
ェックし、副ユニット２０との接続状態前、または、い
ずれかの故障が検知され＼ば、°゛故障り？　”　３０
３がＹとなり、第２図のステップ１０４と対応する゛故
障フラグ・−ヒツト”　３０４が行なわれる。

したがって、副ユニット２０との接続状態ｉｓ　＋ｏｒ
のときは、第２図において、ＣＰＵ７の動作上ステップ
１０３のＮとステップ１０４のＹとの間をｍ”；’ｉし
、ＥＰＲＯＭ２４の内容のと出しが行なわれず、メーン
フツりにしたがってステップ１０３がＹとなＪ、ＣＰＵ
７が動作を終了するため、暴走状態の発生が阻止される
。

なお、第４図のステップ３０１は、副ニーニット２０側
へリンク回路を設け、これの導通Ｍ無をチェックし、あ
るいは、ＥＰＲＯＭ２４の自答があらかじめ定めたパタ
ーンであるか否かをチェックする等により行なえばよい
。

たソし、第１図の第４或は、状況に応じた選定が任意で
あると共に、第２図乃至第４図においては条件にしたが
ってステップを入れ替え、あるいは不要のステップを省
略してもよく、故障の検知に応じてアラームフラグをセ
ットし、これにしたがって保守センター等へ警報の送出
を行なうものとすることもできる等、種々の変形が自在
である。

〔発明の効果〕

以上の説明によシ明らかなとおシ本発明によれば、ＣＰ
Ｕの暴走発生が阻止されると共に、主ユニットのＲＯＭ
へ格納するプログラムの標準化が実現するうえ、これの
記憶容量低減が図られ、ストアードプログラム式の電話
機において顕著な効果が得られる。

【図面の簡単な説明】

図は本発明の実施例を示し、第１図は電話機のブロック
図、第２図乃至第４図はＣＰＵによる制御状況のフロー
チャートである。 １・・・・線路端子、２φ・・・主ユニット、３・・・
・着信検出回路、６・・・・匂線、１・・−・ＣＰＵ（
プロセッサ）、８１１・０番フックスイッチ、１０・・
・・課金信号受信回路、１３・・・・通話回路、１４・
・・・送受器、１５・・・−ＲＯＭ、　１６命・・・Ｒ
ＡＭ、、１７　”・・・キーボード、２０・Φ・・副ユ
ニット、２１−・・・収納ｔＮ　、１ｌｉ４　（（ｍ買
収ｋ１３　機構）、２４−−−−　ＥＰＲＯＭ。 ２６・・争φコネクタ。 特許出願人　株式会社田村ｖ機製作所 代理人　山川政樹（ほか１名） 第２図 第３図　第４図

Claims (1)

【特許請求の範囲】
1. 通話処理プログラムを格納したメモリと、オフフックに
   応じて前記通話処理プログラムを実行するプロセッサと
   を有するストアードプログラム式公衆電話機において、
   前記メモリおよびプロセッサを実装した主ユニットと、
   該主ユニットと電気的に接続されかつ硬貨選別データお
   よび前記通話処理プログラムの一部を格納したＥＰＲＯ
   Ｍを実装した副ユニットとを備え、前記メモリの通話処
   理プログラムを実行する際に前記副ユニットとの電気的
   接続状態をチェックし該接続状態が断のとき前記ＥＰＲ
   ＯＭからの内容読出しを行なわないものとした前記プロ
   セッサを設けたことを特徴とするストアードプログラム
   式公衆電話機。