JPS60112313A - 集積化波形変換回路 - Google Patents
集積化波形変換回路Info
- Publication number
- JPS60112313A JPS60112313A JP21941383A JP21941383A JPS60112313A JP S60112313 A JPS60112313 A JP S60112313A JP 21941383 A JP21941383 A JP 21941383A JP 21941383 A JP21941383 A JP 21941383A JP S60112313 A JPS60112313 A JP S60112313A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- attenuator
- capacity
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、小振幅の信号を大振幅の矩形波に変換するの
に好適な波形変換回路に関する。
に好適な波形変換回路に関する。
従来の小振幅の信号を大振幅の矩形波に変換する波形変
換回路は、信号源インピーダンスが高いと使用しにくい
という問題７５：あった。
換回路は、信号源インピーダンスが高いと使用しにくい
という問題７５：あった。
第１図に従来の波形変換回路を示す。この回路の長所は
インバータ出力から入力に直流帰還をかけることにより
入力部がインバータのスレッショルドレベルに自動的に
バイアスされるため容量結合で簡単に信号を入力するこ
とができる。しかし以下に記す問題点がある。問題点を
説明する。１は入力端子、２は信号源抵抗、６は結合コ
ンデンサ、４け利得Ｇのインバータ、５は帰還抵抗、６
は出力端子である。抵抗２および５の抵抗値をそれぞれ
Ｒ＋％Ｒ２とすると、入力端子１から出力端子６までの
利得Ａは、下式％式％ 上式において信号源抵抗２の抵抗値Ｒ＋が大きイト、利
得Ａは、インバータ４の利得Ｇに比べ小さくなってしま
い、その分、入力レベルを大きくする必要カニある。
インバータ出力から入力に直流帰還をかけることにより
入力部がインバータのスレッショルドレベルに自動的に
バイアスされるため容量結合で簡単に信号を入力するこ
とができる。しかし以下に記す問題点がある。問題点を
説明する。１は入力端子、２は信号源抵抗、６は結合コ
ンデンサ、４け利得Ｇのインバータ、５は帰還抵抗、６
は出力端子である。抵抗２および５の抵抗値をそれぞれ
Ｒ＋％Ｒ２とすると、入力端子１から出力端子６までの
利得Ａは、下式％式％ 上式において信号源抵抗２の抵抗値Ｒ＋が大きイト、利
得Ａは、インバータ４の利得Ｇに比べ小さくなってしま
い、その分、入力レベルを大きくする必要カニある。
今、）Ｌ＋＝１ｏＫΩ、Ｒｚ＝ｓｏｏＫΩ、Ｇ＃５０と
すると、Ａｗ２４．６となり、出力に１０Ｖｐｐの信号
を得るだめには、入力として４００ｍＶｐｐ必要となる
。高周波信号の場合、４０ａｍＶｐｐの信号レベルはか
なり大きなもので、それをひきまわすと他回路へ妨害を
与える可能性がある。また信号源抵抗が２倍になれば利
得はイになり、さらに妨害の程度は大きくなる。
すると、Ａｗ２４．６となり、出力に１０Ｖｐｐの信号
を得るだめには、入力として４００ｍＶｐｐ必要となる
。高周波信号の場合、４０ａｍＶｐｐの信号レベルはか
なり大きなもので、それをひきまわすと他回路へ妨害を
与える可能性がある。また信号源抵抗が２倍になれば利
得はイになり、さらに妨害の程度は大きくなる。
本発明の目的は、より小振幅の信号を大振幅の矩形波に
変換する波形変換回路を提供することにより他回路への
妨害を抑圧することにある。
変換する波形変換回路を提供することにより他回路への
妨害を抑圧することにある。
上記目的を達成するため、本発明においては帰還回路の
高周波利得を下げることにより、波形変換回路の総合利
得を上げ、入力信号レベルを下げられるようにする。
高周波利得を下げることにより、波形変換回路の総合利
得を上げ、入力信号レベルを下げられるようにする。
［発明の実施例］−
第２図に本発明実施のブロック図を示す。第１図と同一
符号の素子は同一機能を有するものとする。７は減衰器
である。減衰器７の減衰度をＫとすると、入力端子１か
ら出力端子６まで上式を（１）式と比較すると、Ｋくぐ
であれば分母の第２項は無視でき、利得Ｂは−Ｇとなり
インバータ４の利得がそのまま現われる。−例としてに
＝１１５０、Ｒ１、Ｒ２、Ｇは従来例と同一とすれば、
Ｂ＝４８となり、インノ（−夕４の利得Ｇの５０とほぼ
同じになる。本発明では信号源抵抗Ｒ２が２倍になって
も、Ｂ＝４６を確保できる６すなわち従来の２倍、入力
信号レベルとしては半分ですひ。
符号の素子は同一機能を有するものとする。７は減衰器
である。減衰器７の減衰度をＫとすると、入力端子１か
ら出力端子６まで上式を（１）式と比較すると、Ｋくぐ
であれば分母の第２項は無視でき、利得Ｂは−Ｇとなり
インバータ４の利得がそのまま現われる。−例としてに
＝１１５０、Ｒ１、Ｒ２、Ｇは従来例と同一とすれば、
Ｂ＝４８となり、インノ（−夕４の利得Ｇの５０とほぼ
同じになる。本発明では信号源抵抗Ｒ２が２倍になって
も、Ｂ＝４６を確保できる６すなわち従来の２倍、入力
信号レベルとしては半分ですひ。
第６図に本発明の一実施例を示す。９はＰＭＣ）Ｓトラ
ンジスタ、１０はＮＭＯＳトランジスタ、１０１１はＰ
ＩＶｉ（ＪＳ）ランジスタ、１２は容量、１ろは集積回
路の外部端子である。トランジスタ９．１０で第２図の
インバータ４を構成し、またトランジスタ８で抵抗５を
、トランジスタ１１と容量１２とで減衰器７を構成して
いる。ＭＯＳ ）ランジスタで抵抗値５００にΩを得る
には、ＭＯＳ）ランジスタのゲート幅とゲート長の比Ｗ
／ＬをＯ６程度にすれば良く、実用上特に問題のおる値
ではない。またＭＯＳトランジスタ１１の抵抗を５００
にΩ、容量１２の容量値をｓ ｐ ’Ｆとすれば、周波
数がＮ’ｌ’ＳＣ信号の色副搬送波周波数である３゜５
８＆１）１２に対して、減衰器７の減衰度は約４゜にな
る。容量値５ｐＦという値は、妥当な値である。以上の
ように、第３図で第２図を構成できる。減衰器７を構成
する要素としては、抵抗として、ＭＯＳ ）ランジスタ
、拡散抵抗、ポリンリコン抵抗等が、容量として、接合
容−ｉ、ＭＯ８容嶺、鴫・トがちり、形式としては、こ
れらを組み合せることもできる。
ンジスタ、１０はＮＭＯＳトランジスタ、１０１１はＰ
ＩＶｉ（ＪＳ）ランジスタ、１２は容量、１ろは集積回
路の外部端子である。トランジスタ９．１０で第２図の
インバータ４を構成し、またトランジスタ８で抵抗５を
、トランジスタ１１と容量１２とで減衰器７を構成して
いる。ＭＯＳ ）ランジスタで抵抗値５００にΩを得る
には、ＭＯＳ）ランジスタのゲート幅とゲート長の比Ｗ
／ＬをＯ６程度にすれば良く、実用上特に問題のおる値
ではない。またＭＯＳトランジスタ１１の抵抗を５００
にΩ、容量１２の容量値をｓ ｐ ’Ｆとすれば、周波
数がＮ’ｌ’ＳＣ信号の色副搬送波周波数である３゜５
８＆１）１２に対して、減衰器７の減衰度は約４゜にな
る。容量値５ｐＦという値は、妥当な値である。以上の
ように、第３図で第２図を構成できる。減衰器７を構成
する要素としては、抵抗として、ＭＯＳ ）ランジスタ
、拡散抵抗、ポリンリコン抵抗等が、容量として、接合
容−ｉ、ＭＯ８容嶺、鴫・トがちり、形式としては、こ
れらを組み合せることもできる。
第４図に、第３図の集積回路部分のチップ平面図例を示
す。第３図と同一符号の才子がそれぞれ対応する。実線
で示きれる領域がｋｉｓｓ ）ランジスタのドレイン、
ソース、チャンオル部を示し、一点鎖線で多結晶７リコ
ンで形成きれたゲート電極を示す。二点鎖線はウェル層
を、ｖｌ、線はＡ６配紗を示す。Ｘ印は異層間を接続す
るためのスルーボールコンタクトである。容量１２は接
合容布としている。５μｍｎルールを採用すると全体寸
法は、２ＣＩＯＸ１００μｍ２程度で形成でき実用可能
である。
す。第３図と同一符号の才子がそれぞれ対応する。実線
で示きれる領域がｋｉｓｓ ）ランジスタのドレイン、
ソース、チャンオル部を示し、一点鎖線で多結晶７リコ
ンで形成きれたゲート電極を示す。二点鎖線はウェル層
を、ｖｌ、線はＡ６配紗を示す。Ｘ印は異層間を接続す
るためのスルーボールコンタクトである。容量１２は接
合容布としている。５μｍｎルールを採用すると全体寸
法は、２ＣＩＯＸ１００μｍ２程度で形成でき実用可能
である。
本発明によれば、従来に比べ半分以下の入力レベルで小
振幅の信号を大振幅の信号に変換することができる。
振幅の信号を大振幅の信号に変換することができる。
第１図は従来の波形変換回路を示す図、第２図は本発明
の一実施例のブロック図、第６図は本発明の一実施例を
示す図、第４図は本発明の一実施例の集積回路のチップ
平面図である。 ２・・・信号源抵抗 ３・・コンデンサ４・・・インバ
ータ ７・・・減衰器 ８．１１ ・・ＭＯＳ ）ランジスタ １２・・・容量 第 ｌ 図 鵠 ２ 面 第 ３ 図 第 ４ 図
の一実施例のブロック図、第６図は本発明の一実施例を
示す図、第４図は本発明の一実施例の集積回路のチップ
平面図である。 ２・・・信号源抵抗 ３・・コンデンサ４・・・インバ
ータ ７・・・減衰器 ８．１１ ・・ＭＯＳ ）ランジスタ １２・・・容量 第 ｌ 図 鵠 ２ 面 第 ３ 図 第 ４ 図
Claims (1)
- インバータの出力部と入力部を、ＭＯＳ）ランジスタ、
拡散抵抗、多結晶シリコン抵抗の少なくとも一つと、容
量との組み合せで構成された帰還回路を介して接続し、
該入力部を集積回路の外部端子を介してコンデンサの一
端に接続し該コンデンサの他端に信号を入力することを
特徴とした集積化波形変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21941383A JPS60112313A (ja) | 1983-11-24 | 1983-11-24 | 集積化波形変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21941383A JPS60112313A (ja) | 1983-11-24 | 1983-11-24 | 集積化波形変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60112313A true JPS60112313A (ja) | 1985-06-18 |
Family
ID=16735007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21941383A Pending JPS60112313A (ja) | 1983-11-24 | 1983-11-24 | 集積化波形変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60112313A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4922763B2 (ja) * | 2003-08-04 | 2012-04-25 | スティーブン・エイチ・シュワルツコプフ | 超浮揚性濾過粒子を有する液体濾過装置および方法 |
-
1983
- 1983-11-24 JP JP21941383A patent/JPS60112313A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4922763B2 (ja) * | 2003-08-04 | 2012-04-25 | スティーブン・エイチ・シュワルツコプフ | 超浮揚性濾過粒子を有する液体濾過装置および方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920022875A (ko) | 튜우너용 반도체 장치 및 튜우너 | |
| JPH0365016B2 (ja) | ||
| JPH045289B2 (ja) | ||
| JPS60112313A (ja) | 集積化波形変換回路 | |
| US6300677B1 (en) | Electronic assembly having improved power supply bus voltage integrity | |
| JPH0155769B2 (ja) | ||
| US4456885A (en) | Filter circuit suitable for being fabricated into integrated circuit | |
| JPH05235677A (ja) | リミッター回路 | |
| US6472927B1 (en) | Circuit having increased noise immunity and capable of generating a reference voltage or terminating a transmission line | |
| JPH0374534B2 (ja) | ||
| JPH04130807A (ja) | Ｍｏｓ増幅回路 | |
| JPS6041810A (ja) | アクティブ・ロ−パス・フィルタ | |
| JPS60111507A (ja) | 増幅回路 | |
| JP2000252430A (ja) | 半導体集積回路 | |
| JPS59115610A (ja) | 半導体フイルタ回路 | |
| JP3718000B2 (ja) | バンドパスフィルタ | |
| JPS5843612A (ja) | 可変減衰器 | |
| JPH0115221Y2 (ja) | ||
| JPS63187923A (ja) | 広帯域ミキサ回路 | |
| JPH0240945A (ja) | Ｍｏｓ容量結合回路 | |
| JPH07106524A (ja) | 半導体集積回路装置 | |
| GB2054307A (en) | Integrated circuit capacitors | |
| JPS61142809A (ja) | 増幅回路 | |
| JPH02272816A (ja) | Ｃｒフィルタ回路 | |
| JPS6331123B2 (ja) |