JPS60109323A - 微分回路 - Google Patents
微分回路Info
- Publication number
- JPS60109323A JPS60109323A JP58216591A JP21659183A JPS60109323A JP S60109323 A JPS60109323 A JP S60109323A JP 58216591 A JP58216591 A JP 58216591A JP 21659183 A JP21659183 A JP 21659183A JP S60109323 A JPS60109323 A JP S60109323A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- waveform
- output
- clock
- clear
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
- H03K5/1534—Transition or edge detectors
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発ＢＡはフリップフロップを用いた微分回路に関する
。
。
（ｂ） 従来技術と問題点
従来、微分回路は微分回路素子、積分回路素子、遅延素
子を用いて構成している。
子を用いて構成している。
以下、従来の微分回路の構成例について第１図。
第２図、第３図に従って説明する。
第１図において、ｌは入力端子、２はインバータ、３は
抵抗（Ｒ１）、４はコンデ：／１（Ｃ１）、５はナント
ゲート、６は出方端子、■、■、０の各点は第４図の波
形■、■、■の位置を示す。
抵抗（Ｒ１）、４はコンデ：／１（Ｃ１）、５はナント
ゲート、６は出方端子、■、■、０の各点は第４図の波
形■、■、■の位置を示す。
第１図において、入力端子ｌより人力した第４図０に示
すクロックはナントゲート５に入力すると共に、インバ
ータ２にで反転され、抵抗３、コンデンサ４にて構成さ
れる積分回路にて第４図■に示す如き積分波形に整形さ
れ、この積分波形■とクロック０の夫々のしきい値ＴＨ
に対しＨ”レベル成分はナントゲート５より出力され、
出力端子６に第４図■に示す微分波形を出力する。
すクロックはナントゲート５に入力すると共に、インバ
ータ２にで反転され、抵抗３、コンデンサ４にて構成さ
れる積分回路にて第４図■に示す如き積分波形に整形さ
れ、この積分波形■とクロック０の夫々のしきい値ＴＨ
に対しＨ”レベル成分はナントゲート５より出力され、
出力端子６に第４図■に示す微分波形を出力する。
第２図において、入力端子ｌに入力した第４図０に示す
クロックが入力され、該クロックＱはインバータ２で反
転され、抵抗３とコンデンサ４で構成される微分回路で
第４図Ｏに下す微分波形に整形され、該微分波形■はイ
ンバータ７にて、−側の波形のみが反転される。微分波
形■はインバータ８にて第４図■に示す微分波形に整形
される。
クロックが入力され、該クロックＱはインバータ２で反
転され、抵抗３とコンデンサ４で構成される微分回路で
第４図Ｏに下す微分波形に整形され、該微分波形■はイ
ンバータ７にて、−側の波形のみが反転される。微分波
形■はインバータ８にて第４図■に示す微分波形に整形
される。
第３図において、入力端子１に入力した第４図０に示す
クロックはナントゲート５′に人力すると共に、夫々が
遅延時間Δｔｌ有するインバータ９−１．９−２．９−
３を経て第４図■に示す遅延波形となシ、この遅延波形
■と前記のクロック■はナントゲート５′にて第４図■
に示す微分波形を整形する。
クロックはナントゲート５′に人力すると共に、夫々が
遅延時間Δｔｌ有するインバータ９−１．９−２．９−
３を経て第４図■に示す遅延波形となシ、この遅延波形
■と前記のクロック■はナントゲート５′にて第４図■
に示す微分波形を整形する。
上記の第１図、第２図、第３図に示した微分回路は、積
分回路、インバータ、ナントゲート金円いるもの或いは
微分回路、整形用のインバータを用いるもの、または、
ナントゲートと遅延素子のインバータを必要量使用する
ために回路構成が複雑になる欠点がある。
分回路、インバータ、ナントゲート金円いるもの或いは
微分回路、整形用のインバータを用いるもの、または、
ナントゲートと遅延素子のインバータを必要量使用する
ために回路構成が複雑になる欠点がある。
（ｃ） 発明の目的
本発明は上記の欠点全解決するために、７リソプフロツ
プ１ケを用いた簡易の微分回路を提供することを目的と
する。
プ１ケを用いた簡易の微分回路を提供することを目的と
する。
（山 発明の構成
本発明は前記の目的を達成するために、フリップフロッ
プの入力端子に所定の電圧を入力し、クロック端子にク
ロックを入力し、ｌ出力端子よシ出力される出力の一部
をクリア端子に帰還することを特徴とする。
プの入力端子に所定の電圧を入力し、クロック端子にク
ロックを入力し、ｌ出力端子よシ出力される出力の一部
をクリア端子に帰還することを特徴とする。
（ｅ） 発明の実施例
以下、本発明の微分回路の実施例を第５図に従って説明
する。図中、１０はフィッグフロップ、１０−１は入力
端子、１０−２はクロック端子、１０−３は出力端子（
０）、１０−４は出力端子（Ｃｉ）、１０−５はクリア
端子、１０−６はクリア線、１〇−７は入カクロノク、
１０−８は微分波形をボす。
する。図中、１０はフィッグフロップ、１０−１は入力
端子、１０−２はクロック端子、１０−３は出力端子（
０）、１０−４は出力端子（Ｃｉ）、１０−５はクリア
端子、１０−６はクリア線、１〇−７は入カクロノク、
１０−８は微分波形をボす。
第５図におりて、ノリノブフロップ１０の入力端１０−
１にＨレベルが人力さ九た状態で入力端子１にクロック
１０−７が入力されると、フリップフロップｌＯの出力
端子１０−３にはＨレベルの波形１０−８が出力され、
出力端１０−４には波形１０−８’を反転した波形１Ｏ
−９が出力される〇 上記の反転波形１０−９’ｉクリア線１０−６ｇ経てフ
リップ７０ツブ１０のクリア端子１Ｏ−５に入力すると
、ノリノブフロップ１０はクリアされる。この際の７リ
ツプフロノプのクリア端子１〇−５より出力端子１０−
３までの遅延時τ（クラ）によって出力端子１０−３に
微分波形１０−１０が出力され、出力端子１０−４には
微分波形１０−１１が出力される。
１にＨレベルが人力さ九た状態で入力端子１にクロック
１０−７が入力されると、フリップフロップｌＯの出力
端子１０−３にはＨレベルの波形１０−８が出力され、
出力端１０−４には波形１０−８’を反転した波形１Ｏ
−９が出力される〇 上記の反転波形１０−９’ｉクリア線１０−６ｇ経てフ
リップ７０ツブ１０のクリア端子１Ｏ−５に入力すると
、ノリノブフロップ１０はクリアされる。この際の７リ
ツプフロノプのクリア端子１〇−５より出力端子１０−
３までの遅延時τ（クラ）によって出力端子１０−３に
微分波形１０−１０が出力され、出力端子１０−４には
微分波形１０−１１が出力される。
（ｆ） 発明の効果
従来微分回路には多数の部品によって構成されているた
め、回路形式が大形化する欠点があったが、本発明にお
いては１ケの７リツプ７０ツブで構成できるので簡易な
微分回路にできる利点を有する。
め、回路形式が大形化する欠点があったが、本発明にお
いては１ケの７リツプ７０ツブで構成できるので簡易な
微分回路にできる利点を有する。
第１図、第２図、第３図は従来の微分回路、第４図１１
ユ第１〜３図に使用する波形、第５図は本発明の実施例
全示す。 図中、工は入力端子、２はインバータ、３は抵抗、４は
コンデンサ、５はアンドゲート、５′はナントゲート、
６は出力端子、７はダイオード八８はコンパレータ、９
−１．９−２．９−３はインバータ、ｌＯはフリソゲフ
ロップ、１０−１はノリノブフロップの入力端子、１０
−；Ｈ’ｔクロック端子、１０−３．１０−４は出力端
子、１０−５はクリア端子、１０−６はクリア線、１０
−７はクロック、１０−８は出力波形、１０−９は反転
された出力波形、１０−９′は遅延波形、１０−１０
、１１） −１１は微分波形を示す。 子 １ 目 亭 ２ 目 ′１４ ′３ 月 ヰ ７！１．釦 ； ７／！−？’２−
ユ第１〜３図に使用する波形、第５図は本発明の実施例
全示す。 図中、工は入力端子、２はインバータ、３は抵抗、４は
コンデンサ、５はアンドゲート、５′はナントゲート、
６は出力端子、７はダイオード八８はコンパレータ、９
−１．９−２．９−３はインバータ、ｌＯはフリソゲフ
ロップ、１０−１はノリノブフロップの入力端子、１０
−；Ｈ’ｔクロック端子、１０−３．１０−４は出力端
子、１０−５はクリア端子、１０−６はクリア線、１０
−７はクロック、１０−８は出力波形、１０−９は反転
された出力波形、１０−９′は遅延波形、１０−１０
、１１） −１１は微分波形を示す。 子 １ 目 亭 ２ 目 ′１４ ′３ 月 ヰ ７！１．釦 ； ７／！−？’２−
Claims (1)
- ７リツグ７０ツグの入力端子に所定の電圧を入力し、ク
ロック端子にクロックを入力し、出方端子より出力され
る出方の一部をクリア端子に帰還すること’に％徴とす
る微分回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58216591A JPS60109323A (ja) | 1983-11-17 | 1983-11-17 | 微分回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58216591A JPS60109323A (ja) | 1983-11-17 | 1983-11-17 | 微分回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60109323A true JPS60109323A (ja) | 1985-06-14 |
Family
ID=16690813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58216591A Pending JPS60109323A (ja) | 1983-11-17 | 1983-11-17 | 微分回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60109323A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62191229U (ja) * | 1986-05-27 | 1987-12-05 | ||
| JPS63234717A (ja) * | 1987-03-24 | 1988-09-30 | Nec Corp | 位相比較回路 |
| JPH03106209A (ja) * | 1989-09-20 | 1991-05-02 | Murata Mfg Co Ltd | 圧電発振子 |
-
1983
- 1983-11-17 JP JP58216591A patent/JPS60109323A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62191229U (ja) * | 1986-05-27 | 1987-12-05 | ||
| JPS63234717A (ja) * | 1987-03-24 | 1988-09-30 | Nec Corp | 位相比較回路 |
| JPH03106209A (ja) * | 1989-09-20 | 1991-05-02 | Murata Mfg Co Ltd | 圧電発振子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60109323A (ja) | 微分回路 | |
| US4117476A (en) | Digital-to-analog converter | |
| US3694667A (en) | Single pulse test circuit | |
| JP2775822B2 (ja) | インバータのオンディレイ回路 | |
| JPS6056332B2 (ja) | Ａ−ｄ変換回路 | |
| JPH0224412B2 (ja) | ||
| JPS6333376Y2 (ja) | ||
| JP2544679B2 (ja) | ３値パルス分離回路 | |
| SU612414A1 (ru) | Делитель частоты | |
| JPS6181020A (ja) | ノイズ吸収回路 | |
| JPS60164966A (ja) | 情報再生装置 | |
| JPS6233394Y2 (ja) | ||
| JPH05259895A (ja) | 奇数分周器 | |
| JPH0522085A (ja) | エツジ・トリガド・フリツプフロツプ | |
| JPS60127819A (ja) | バイナリ−カウンタ | |
| JPH01168117A (ja) | 誤りパルス除去回路 | |
| JPS639770B2 (ja) | ||
| JPS57133729A (en) | Ternary ring counter | |
| JPS5781718A (en) | Waveform converter | |
| JPS59151520A (ja) | 単安定マルチバイブレ−タ | |
| JPS6266712A (ja) | パルス発振回路 | |
| JPH0346917B2 (ja) | ||
| JPS6318815A (ja) | Ｒｓラツチ回路 | |
| JPH0514142A (ja) | 微分回路 | |
| JPS63132528A (ja) | 計数装置 |