JPS6010913A - パルス信号のノイズ除去回路 - Google Patents
パルス信号のノイズ除去回路Info
- Publication number
- JPS6010913A JPS6010913A JP58119022A JP11902283A JPS6010913A JP S6010913 A JPS6010913 A JP S6010913A JP 58119022 A JP58119022 A JP 58119022A JP 11902283 A JP11902283 A JP 11902283A JP S6010913 A JPS6010913 A JP S6010913A
- Authority
- JP
- Japan
- Prior art keywords
- input
- signal
- noise
- circuit
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
- H03K5/1252—Suppression or limitation of noise or interference
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Dc Digital Transmission (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１１発明の技術分野
本発明は、パルス信号のノイズ除去回路の改良に関する
。
。
（２）技術の背景
一般に、パルス信号は二値情報であることから、パルス
信号系にノイズが生ずると、このノイズが直接的に正規
なパルス信号として働いてビまい、上記パルス信号を計
数するような場合にノイズまでも計数してしまうという
虞れがある。ところが、上記ノイズは、一般的に正規な
パルス信号に比べて高周波であることが多いため、この
点に着目して、パルス信号系において生ずるノイズを除
去する回路が既に提供されている。この場合において、
上記パルス信号系では、一般にハイレベル（以下Ｈレベ
ルという）が安定レベルであるとすると、ローレベル（
以下Ｌレベルという）部分に工（レベルのノイズ（以下
ポジノイズという）が生じ易くなり、上記ノイズ除去回
路は主としてポジノイズを除去することを目的としてい
る。
信号系にノイズが生ずると、このノイズが直接的に正規
なパルス信号として働いてビまい、上記パルス信号を計
数するような場合にノイズまでも計数してしまうという
虞れがある。ところが、上記ノイズは、一般的に正規な
パルス信号に比べて高周波であることが多いため、この
点に着目して、パルス信号系において生ずるノイズを除
去する回路が既に提供されている。この場合において、
上記パルス信号系では、一般にハイレベル（以下Ｈレベ
ルという）が安定レベルであるとすると、ローレベル（
以下Ｌレベルという）部分に工（レベルのノイズ（以下
ポジノイズという）が生じ易くなり、上記ノイズ除去回
路は主としてポジノイズを除去することを目的としてい
る。
（３）従来技術とその問題点
従来この種のパルス信号のノイズ除去回路としては例え
ば第１図に示すようなものがある。
ば第１図に示すようなものがある。
これは、例えば、クロック信号ＣＬに同期する二つのＤ
フリップフロップ（以下Ｄ Ｆ Ｆ’という）１．２と
同じくクロック信号ＣＬに同期するＪ−にノリツブフロ
ップ（以下ＪＫＦＦ、！：いつ）３とで構成されておシ
、正規なパルス係号及びノイズ分含む入力信号Ｐは、ｍ
Ｊ段ＤＦＦ１のＤ入力及び入力信号Ｐ立下シ時にＤＦＦ
ｌをリセットするリセット（以下Ｒと表わす）入力にな
つでお９、この前段ＤＦＦＩのＱ出力信号が後段ＤＦＦ
２のＤ入力になると共に、上記入力信号Ｐが後段ＤＦ
Ｆ２のＲ入力になっておシ、更には上記後段ＤＦＦ２の
Ｑ、Ｑ出力信号はＪＫＦＦ３のＪ入ツバに入力になって
いる。尚、上記入力信号Ｐは、例えば、パルス発生器４
から発生した信号をパルス整形回路５で整形して形成さ
れている。
フリップフロップ（以下Ｄ Ｆ Ｆ’という）１．２と
同じくクロック信号ＣＬに同期するＪ−にノリツブフロ
ップ（以下ＪＫＦＦ、！：いつ）３とで構成されておシ
、正規なパルス係号及びノイズ分含む入力信号Ｐは、ｍ
Ｊ段ＤＦＦ１のＤ入力及び入力信号Ｐ立下シ時にＤＦＦ
ｌをリセットするリセット（以下Ｒと表わす）入力にな
つでお９、この前段ＤＦＦＩのＱ出力信号が後段ＤＦＦ
２のＤ入力になると共に、上記入力信号Ｐが後段ＤＦ
Ｆ２のＲ入力になっておシ、更には上記後段ＤＦＦ２の
Ｑ、Ｑ出力信号はＪＫＦＦ３のＪ入ツバに入力になって
いる。尚、上記入力信号Ｐは、例えば、パルス発生器４
から発生した信号をパルス整形回路５で整形して形成さ
れている。
このようなパルス信号のノイズ除去回路において、Ｌレ
ベル部分に略１クロック周期分に対応したポジノイズが
生じている場合には、当該ポジノイズが入力信号として
ＤＦＦｌにＤ入力されると、該ポジノイズ立上υ時にＤ
ＦＦｌ及びＤＦＦ２ は直ちにリセットされることにな
るので、ニクロツク周期分だけ遅れる後段ＤＦＦ２のＱ
出力信号はローレベル（以下Ｌレベルという）となり、
上記ＪＫＦＦ３のＱ出力信号はＬレベルに保たれ、上記
ポジノイズは有効に除去さｉすることになる。
ベル部分に略１クロック周期分に対応したポジノイズが
生じている場合には、当該ポジノイズが入力信号として
ＤＦＦｌにＤ入力されると、該ポジノイズ立上υ時にＤ
ＦＦｌ及びＤＦＦ２ は直ちにリセットされることにな
るので、ニクロツク周期分だけ遅れる後段ＤＦＦ２のＱ
出力信号はローレベル（以下Ｌレベルという）となり、
上記ＪＫＦＦ３のＱ出力信号はＬレベルに保たれ、上記
ポジノイズは有効に除去さｉすることになる。
然しなから、このような従来のノくルス信号のノイズ除
去回路にあっては、入力信号立下り時に上記ＤＦＦ１及
びＤＦＦ２が直ちにリセットされる植成になっていだの
で、仮に、■■レベルの正規ナパルス信号内にＬレベル
のノイズ（以下ネガノイズという）が生じた場合には、
このネガノイズに応答してＪＫＦＦ３のＱ出力信号が立
下ってし捷い、ネガノイズを除去することができ １な
いという不具合を生ずる。
去回路にあっては、入力信号立下り時に上記ＤＦＦ１及
びＤＦＦ２が直ちにリセットされる植成になっていだの
で、仮に、■■レベルの正規ナパルス信号内にＬレベル
のノイズ（以下ネガノイズという）が生じた場合には、
このネガノイズに応答してＪＫＦＦ３のＱ出力信号が立
下ってし捷い、ネガノイズを除去することができ １な
いという不具合を生ずる。
（４） 発明の目的
本発明は以上の観点に立って為されたものであって、そ
の目的とするところは、回路構成をそれ程複雑にするこ
となく、パルス信号に付随するノイズを確実に除去でき
るようにしたノくルス信号のノイズ除去回路を提供する
ことにある。
の目的とするところは、回路構成をそれ程複雑にするこ
となく、パルス信号に付随するノイズを確実に除去でき
るようにしたノくルス信号のノイズ除去回路を提供する
ことにある。
（５）発明の構成
そして、本発明の基本的構成は、入力信号音り入力及び
リセット入力とするＤフリップフロップを有し、前段フ
リップフロップのＱ出力信号ｆＤ入力とし前記入力信号
全リセット入力とするＤ７リンプフロツプを任意の段数
縦続に接続した第一の回路と、前記入力信号の反転信号
ｆｆ）入力及びリセット入力とするＤクリップフロップ
を有し、前段Ｄクリップ７０ツブのＱ出力信号ｆｃｆ）
入力としｈｉｌ記入力信号の反転信号全リセット入力と
するＤフリップフロップを任意の段数縦続に接続しｆｃ
第二の回路と、前ｕ己第−の回路の最終段に接続された
ＤフリップフロップのＱ出力信号ｋＪ人力とし前記第二
の回路の最終段に接続されたＤフリップフロップのＱ出
力信号をに人力とするＪ−にノリツブフロップ゛とを備
えてなるノくルス・１ゴ号のノイズ除去回路（τある。
リセット入力とするＤフリップフロップを有し、前段フ
リップフロップのＱ出力信号ｆＤ入力とし前記入力信号
全リセット入力とするＤ７リンプフロツプを任意の段数
縦続に接続した第一の回路と、前記入力信号の反転信号
ｆｆ）入力及びリセット入力とするＤクリップフロップ
を有し、前段Ｄクリップ７０ツブのＱ出力信号ｆｃｆ）
入力としｈｉｌ記入力信号の反転信号全リセット入力と
するＤフリップフロップを任意の段数縦続に接続しｆｃ
第二の回路と、前ｕ己第−の回路の最終段に接続された
ＤフリップフロップのＱ出力信号ｋＪ人力とし前記第二
の回路の最終段に接続されたＤフリップフロップのＱ出
力信号をに人力とするＪ−にノリツブフロップ゛とを備
えてなるノくルス・１ゴ号のノイズ除去回路（τある。
（６）発明の実施例
以下、添付図面に示す実施例に基づいて本発明の詳細な
説明する。
説明する。
第２図に示す実施例において、ノ＜パルス信号のノイズ
除去回路は、クロック信号ＣＬに同期して作動するもの
であり、略−クロック周期分に対応したノイズ欠除云す
るように構成されている。
除去回路は、クロック信号ＣＬに同期して作動するもの
であり、略−クロック周期分に対応したノイズ欠除云す
るように構成されている。
上記ノイズば去回路は、ポジノイズ除去用の第一の回路
Ｃ１，ネガノイズ除去用の第二の回路Ｃ２及びＪＫＦＦ
３を備えており、上記第一の回路ＣＩは、従来と同様に
、入力・１言号Ｐ葡り入力及びＲ入力とする前段ＤＦＦ
１と、この前段ＤＦＦ１のＱ出力価号ｉＤ入力とし上記
入力信号ＰをＲ入力とする後段のＩ） １１’ Ｆ ２
とで葎１′成さｉ′シている。また、上記第二の回路０
２は、入力信号Ｐをインノく一タ１０で反転してなる反
転入力ＰをＤ入力及びＲ入力とする前段のＤＦＦｌｌと
、この前段のＤＦＦ１１のＱ出力信号をＤ入力し上記反
転入力ＰをＲ入力とする後段のＤＦＦｌ２とで構成され
ている。
Ｃ１，ネガノイズ除去用の第二の回路Ｃ２及びＪＫＦＦ
３を備えており、上記第一の回路ＣＩは、従来と同様に
、入力・１言号Ｐ葡り入力及びＲ入力とする前段ＤＦＦ
１と、この前段ＤＦＦ１のＱ出力価号ｉＤ入力とし上記
入力信号ＰをＲ入力とする後段のＩ） １１’ Ｆ ２
とで葎１′成さｉ′シている。また、上記第二の回路０
２は、入力信号Ｐをインノく一タ１０で反転してなる反
転入力ＰをＤ入力及びＲ入力とする前段のＤＦＦｌｌと
、この前段のＤＦＦ１１のＱ出力信号をＤ入力し上記反
転入力ＰをＲ入力とする後段のＤＦＦｌ２とで構成され
ている。
そして、上記第一の回路Ｃ１における後段ＤＦＦ２のＱ
出力信号及び第二の回路Ｃ２における後段ＤＦＦ１２の
Ｑ出力信号は上記ＪＫＦＦ３のＪ入力及びに入力になっ
ている。尚、その他の回路構成については従来と同様で
ある。
出力信号及び第二の回路Ｃ２における後段ＤＦＦ１２の
Ｑ出力信号は上記ＪＫＦＦ３のＪ入力及びに入力になっ
ている。尚、その他の回路構成については従来と同様で
ある。
このような回路において、今、第３図に示すように、入
力化−号Ｐの中で略１クロック周期分に対応したポジノ
イズＮｐが時刻ｔ２において生じたとすると、第一の回
路Ｃ１では、時刻ｔ２においてＤＦＦｌのＰ入力がＨレ
ベルであることから、時刻ｔ２においてクロック信号Ｃ
ＬがＤＦ′Ｆ１に与えられると、ＤＦＦＩのＱ出力がＨ
レベルになるがＤＦＦｌは時刻ｔ２後、入力イロ号Ｐが
Ｌレベルになった時点でリセットされ、結果的にＤＦＦ
ＩのＱ出力はｌクロック周期以下の１ルベル信号となる
。東に、時刻ｔ３においてクロック信号ＣＬがＤＦＦ２
に与えられたとしても、時刻ｔ３においてＤＦセ゛２ケ
よ既にリセットされているので、ＤｌＩ′１゛２のＱ出
力はＬレベルに保たれる。一方、第二の回路Ｃ２では、
時Ｎｔｔｓｔ２におい１反転信号ＰがＬレベルになるた
め、ＤＦＦｌｌ及び１２はリセットされることになり、
ＤＦＦｌｌ及び１２のＱ出力は１図に示すように表Ａフ
れる。ぞして、ＪＫＦＦ３のＪ入力及びに人ツノはＤＦ
Ｆ２及び１２のＱ出力に対応したもｅ）となり、ＪＫＦ
Ｆ３のＱ出力は１．レベルに保たＪｌｌ、結果０勺に、
上記ポジノイズＮｐが除去さ１することになる。
力化−号Ｐの中で略１クロック周期分に対応したポジノ
イズＮｐが時刻ｔ２において生じたとすると、第一の回
路Ｃ１では、時刻ｔ２においてＤＦＦｌのＰ入力がＨレ
ベルであることから、時刻ｔ２においてクロック信号Ｃ
ＬがＤＦ′Ｆ１に与えられると、ＤＦＦＩのＱ出力がＨ
レベルになるがＤＦＦｌは時刻ｔ２後、入力イロ号Ｐが
Ｌレベルになった時点でリセットされ、結果的にＤＦＦ
ＩのＱ出力はｌクロック周期以下の１ルベル信号となる
。東に、時刻ｔ３においてクロック信号ＣＬがＤＦＦ２
に与えられたとしても、時刻ｔ３においてＤＦセ゛２ケ
よ既にリセットされているので、ＤｌＩ′１゛２のＱ出
力はＬレベルに保たれる。一方、第二の回路Ｃ２では、
時Ｎｔｔｓｔ２におい１反転信号ＰがＬレベルになるた
め、ＤＦＦｌｌ及び１２はリセットされることになり、
ＤＦＦｌｌ及び１２のＱ出力は１図に示すように表Ａフ
れる。ぞして、ＪＫＦＦ３のＪ入力及びに人ツノはＤＦ
Ｆ２及び１２のＱ出力に対応したもｅ）となり、ＪＫＦ
Ｆ３のＱ出力は１．レベルに保たＪｌｌ、結果０勺に、
上記ポジノイズＮｐが除去さ１することになる。
また、第３図に示すように、入力信号Ｐの中て略１クロ
ック周期分に対応したネプｊノイズＮｎが時刻ｔ２’に
おいて生じたとすると、第二の１回路Ｃ２では、時刻Ｌ
２においてＤＦＦ’１１のＤ入りフカくＨレベルとなり
、時刻ｔ２’においてクロック信号ＣＬがＤＦＦｌｌに
与えられると、ＤＦＦｌｌ のＱ出力がＩＩレベルにな
るが、ＤＦＦｌｌは時亥ｊｌｔ２’後、反転信号ＰがＬ
レベルになった時点でリセットされ、結果的に１）ＦＦ
ＩＩのＱ出力はＪクロック周期以下のＨレベル信号とな
る。更に、時 ］刻ｔａ’においてクロック信号ＣＬが
ＤＦＦｌ２に与えられたとしても、時刻ｔａ ／におい
てＤＦＦｌ２は既にリセットされているので、ＤＦＦｌ
２のＱ出力はＬレベルに保たれる。一方、第一の回路Ｃ
１では、時刻ｔｌ’ 、 ｔ２’間において入力信号Ｐ
がＬレベルになるため、ＤＦＦｌ及び２はリセットされ
、ＤＦＦｌ及び２のＱ出力は図に尽すように表われる。
ック周期分に対応したネプｊノイズＮｎが時刻ｔ２’に
おいて生じたとすると、第二の１回路Ｃ２では、時刻Ｌ
２においてＤＦＦ’１１のＤ入りフカくＨレベルとなり
、時刻ｔ２’においてクロック信号ＣＬがＤＦＦｌｌに
与えられると、ＤＦＦｌｌ のＱ出力がＩＩレベルにな
るが、ＤＦＦｌｌは時亥ｊｌｔ２’後、反転信号ＰがＬ
レベルになった時点でリセットされ、結果的に１）ＦＦ
ＩＩのＱ出力はＪクロック周期以下のＨレベル信号とな
る。更に、時 ］刻ｔａ’においてクロック信号ＣＬが
ＤＦＦｌ２に与えられたとしても、時刻ｔａ ／におい
てＤＦＦｌ２は既にリセットされているので、ＤＦＦｌ
２のＱ出力はＬレベルに保たれる。一方、第一の回路Ｃ
１では、時刻ｔｌ’ 、 ｔ２’間において入力信号Ｐ
がＬレベルになるため、ＤＦＦｌ及び２はリセットされ
、ＤＦＦｌ及び２のＱ出力は図に尽すように表われる。
そして、ＪＫＦＦ３の５人力及びに入力の関係から、Ｊ
ＫＦＦ３のＱ出力は１１レベルに保たれ、結果的に、上
記ネガノイズＮｎが除去されることになる。
ＫＦＦ３のＱ出力は１１レベルに保たれ、結果的に、上
記ネガノイズＮｎが除去されることになる。
尚、上記実施例におっては、第一の回路Ｃ１及び第二の
回路Ｃ２はいずれも、ＤＦＦｌ 、ＤＦＦｌｌに夫々一
段のＬ）ＦＦ ２ 、 ＤＦＦ １２’に接続したもの
になっているが、必ずしもこれに限定されるものではな
く、例えば、第４図に示すように、１）ＦＦ１にｎ段の
ＤＦＦ２−１ 、 ・・・ＤＦ］ｉ”２−ｎをＳイ続し
て接続すると共に、ＤＦＦ’ｌｌにｎＪＲのＤＦＦＩＩ
−１”・ＤＦＦｌｌ−ｎｔ縦続して接ｈ′：Ｌ／、夫々
の回路Ｃ１，Ｃ２における最終段ＤＦＦ ２−ｎ 、
ＤＦＦ １１−ｎのＱ出力信号ｔＪＫＦＦ３のＪ入力、
Ｋ入力にするようにすルば、ｎクロンク周期分のポジノ
イズ、ネガノイズを除去することが可能になる。
回路Ｃ２はいずれも、ＤＦＦｌ 、ＤＦＦｌｌに夫々一
段のＬ）ＦＦ ２ 、 ＤＦＦ １２’に接続したもの
になっているが、必ずしもこれに限定されるものではな
く、例えば、第４図に示すように、１）ＦＦ１にｎ段の
ＤＦＦ２−１ 、 ・・・ＤＦ］ｉ”２−ｎをＳイ続し
て接続すると共に、ＤＦＦ’ｌｌにｎＪＲのＤＦＦＩＩ
−１”・ＤＦＦｌｌ−ｎｔ縦続して接ｈ′：Ｌ／、夫々
の回路Ｃ１，Ｃ２における最終段ＤＦＦ ２−ｎ 、
ＤＦＦ １１−ｎのＱ出力信号ｔＪＫＦＦ３のＪ入力、
Ｋ入力にするようにすルば、ｎクロンク周期分のポジノ
イズ、ネガノイズを除去することが可能になる。
（力 発明の詳細
な説明してきたように、本発明に係る）くルス信号のノ
イズ除去回路によれは、回路構成をそれ程複雑にするこ
となく、あらゆるノくターンのノイズを確実に除去する
ことができる。
イズ除去回路によれは、回路構成をそれ程複雑にするこ
となく、あらゆるノくターンのノイズを確実に除去する
ことができる。
第１図は従来におけるノくルス信号のノイズ除去回路の
一例を示す回路図、第２図は本発明に係るパルス信号の
ノイズ除去回路の一実施例を示゛す回路図、第３図は第
２図の回路における各部の信号を示すタイムチャート、
第４図は本発明に係るパルス信号のノイズ除去回路の変
形例を示す回路図である。 Ｃ１・・・第一の回路 Ｃ２・・・第二の回路Ｎｐ・・
・ポジノイズ Ｎｎ・・・ネガノイズＰ・・・人力信号
Ｐ・・・反転信号
一例を示す回路図、第２図は本発明に係るパルス信号の
ノイズ除去回路の一実施例を示゛す回路図、第３図は第
２図の回路における各部の信号を示すタイムチャート、
第４図は本発明に係るパルス信号のノイズ除去回路の変
形例を示す回路図である。 Ｃ１・・・第一の回路 Ｃ２・・・第二の回路Ｎｐ・・
・ポジノイズ Ｎｎ・・・ネガノイズＰ・・・人力信号
Ｐ・・・反転信号
Claims (1)
- 入力信号をＤ入力及びリセット入力とするＤクリンプフ
ロップを有し、前段フリップフロップのＱＩｆ（力信号
をＤ入力とし前記入力信号ラリセット入力とするＤノリ
ツブフロップを任意の段数縦続に接続した第一の回路と
、前記入力信号の反転信号’ｔ−Ｄ入力及びリセット入
力とするＤフリップフロップを有し、前段Ｄフリップフ
ロップのＱ出力信号ｔＤ入力とし前記入力信号の反転信
号ラリセット入力とするＤフリップフロップを任意の段
数縦続に接続した第二の回路と、前記第一の回路の最終
段に接続されたＤフリップフロップのＱ出力信号’ｋＪ
入力とし前記第二の回路の最終段に接続されたＤクリッ
プフロップのＱ出力信号’ｋＫ入力とするＪ−にフリッ
プフロップとを備えてなるパルス信号のノイズ除去回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58119022A JPS6010913A (ja) | 1983-06-30 | 1983-06-30 | パルス信号のノイズ除去回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58119022A JPS6010913A (ja) | 1983-06-30 | 1983-06-30 | パルス信号のノイズ除去回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6010913A true JPS6010913A (ja) | 1985-01-21 |
Family
ID=14751041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58119022A Pending JPS6010913A (ja) | 1983-06-30 | 1983-06-30 | パルス信号のノイズ除去回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6010913A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6325510A (ja) * | 1986-07-18 | 1988-02-03 | Hitachi Ltd | エンコーダパルス弁別回路 |
| JPH02296438A (ja) * | 1989-05-11 | 1990-12-07 | Mitsubishi Electric Corp | シリアルデータ受信装置 |
| JPH0584081U (ja) * | 1993-04-15 | 1993-11-12 | 古河電気工業株式会社 | 車両のステアリング機構用信号伝送装置 |
| EP0746098A1 (en) * | 1995-05-31 | 1996-12-04 | STMicroelectronics S.r.l. | Pulse generator, circuit and method for driving electronic devices, and corresponding applications |
| JP2009010827A (ja) * | 2007-06-29 | 2009-01-15 | Toyota Central R&D Labs Inc | ノイズ除去回路及びそれを備えたコンパレータ回路 |
-
1983
- 1983-06-30 JP JP58119022A patent/JPS6010913A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6325510A (ja) * | 1986-07-18 | 1988-02-03 | Hitachi Ltd | エンコーダパルス弁別回路 |
| JPH02296438A (ja) * | 1989-05-11 | 1990-12-07 | Mitsubishi Electric Corp | シリアルデータ受信装置 |
| JPH0584081U (ja) * | 1993-04-15 | 1993-11-12 | 古河電気工業株式会社 | 車両のステアリング機構用信号伝送装置 |
| EP0746098A1 (en) * | 1995-05-31 | 1996-12-04 | STMicroelectronics S.r.l. | Pulse generator, circuit and method for driving electronic devices, and corresponding applications |
| US5760628A (en) * | 1995-05-31 | 1998-06-02 | Sgs-Thomson Microelectronics S.R.L. | Circuit and method for generating pulses in response to the edges of an input signal |
| JP2009010827A (ja) * | 2007-06-29 | 2009-01-15 | Toyota Central R&D Labs Inc | ノイズ除去回路及びそれを備えたコンパレータ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6010913A (ja) | パルス信号のノイズ除去回路 | |
| US6337649B1 (en) | Comparator digital noise filter | |
| JP2000134070A (ja) | ノイズ除去回路 | |
| JPH0832420A (ja) | ノイズフィルタ装置 | |
| JPS5934188Y2 (ja) | 信号入力回路 | |
| JP2870242B2 (ja) | 競合形同期保護回路 | |
| JPS6076807A (ja) | クロツク整形回路 | |
| JPS6076808A (ja) | クロツク整形回路 | |
| JPH06132791A (ja) | ノイズ除去回路 | |
| JPS6252501B2 (ja) | ||
| JPS6273813A (ja) | 雑音除去回路 | |
| JPH02202110A (ja) | チャタリング信号除去回路 | |
| JPS61184006A (ja) | パルス幅弁別回路 | |
| JPS62232214A (ja) | 雑音除去回路 | |
| JPS63163639A (ja) | ２入力競合回路 | |
| JPS60227520A (ja) | ２／３分周回路 | |
| JPH04137816A (ja) | 雑音除去回路 | |
| JPS63298475A (ja) | ヒステリシス回路 | |
| JPH0317721A (ja) | 信号同期化回路 | |
| JPH10126231A (ja) | チャタリング除去回路 | |
| JPH04229778A (ja) | 垂直同期信号分離回路 | |
| JPH02308616A (ja) | エッジ検出回路 | |
| JPS59191927A (ja) | 同期回路 | |
| JPH0514142A (ja) | 微分回路 | |
| JPH04186914A (ja) | 仮保持回路 |