JPS60107858A - ダ−リントンフオトトランジスタ - Google Patents
ダ−リントンフオトトランジスタInfo
- Publication number
- JPS60107858A JPS60107858A JP58216705A JP21670583A JPS60107858A JP S60107858 A JPS60107858 A JP S60107858A JP 58216705 A JP58216705 A JP 58216705A JP 21670583 A JP21670583 A JP 21670583A JP S60107858 A JPS60107858 A JP S60107858A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- type
- emitter
- darlington
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 239000004065 semiconductor Substances 0.000 claims abstract description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 8
- 230000003071 parasitic effect Effects 0.000 abstract description 6
- 238000009792 diffusion process Methods 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 4
- 229920005591 polysilicon Polymers 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/11—Devices sensitive to infrared, visible or ultraviolet radiation characterised by two potential barriers, e.g. bipolar phototransistors
- H01L31/1105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by two potential barriers, e.g. bipolar phototransistors the device being a bipolar phototransistor
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、例えばフォト力ｆうやフォトインタラプタ
の受光素子として使用されるダーリントンフォトトラン
ジスタＣ二関する。
の受光素子として使用されるダーリントンフォトトラン
ジスタＣ二関する。
従来、高変換効率を請求されるフオトカゾラやフォトイ
ンクプリンタにおいては、受光素子として第１図じ示す
ようなダーリントンフォトトランジスタが用いられてい
る。すなわち、フォトトランジスタＴｒ １にはトラン
ジスタＴｒ２をダーリントン接続して設け、上記フォト
トランジスタＴｒ １のエミッタ電流（光電流）を増幅
して得るように構成されている。そして、上記トランジ
スタＴｒ ２のペース・エミッタ間には雑音電流となる
暗電流を低減させるためにパイノ９ス抵抗ＲＢＥを設け
ている。ここで、ダーリントンフォトトランジスタの暗
電流は各トランジスタＴｒ １．Ｔｒ ２のｈｆｅ Ｘ
ｌ０ＢＯの値で決定されるため、一般のフォトトラン
ジスタより大きくなる。従って、このようなダーリント
ン接続））ランジスタを高照射度下で使用する場合には
光電流と暗電流との比（Ｓ／Ｎ比）が大きいのでほとん
ど問題を生じないが、低照射度下で使用する場合（例え
ば、フォトカゾラやフォトインタラシタに使用した場合
）には、暗電流が大きくなると次段の回路における誤動
作の原因となっていた。このため、上記したようシニト
ランジスタＴｒ ２のペース・１ミッタ出Ｄニパイｉ４
ス抵抗ＲＢＥを設け、低照射度時におけるトランジスタ
Ｔｒ ２のペース電流を分流して暗電流を低減させてい
る。
ンクプリンタにおいては、受光素子として第１図じ示す
ようなダーリントンフォトトランジスタが用いられてい
る。すなわち、フォトトランジスタＴｒ １にはトラン
ジスタＴｒ２をダーリントン接続して設け、上記フォト
トランジスタＴｒ １のエミッタ電流（光電流）を増幅
して得るように構成されている。そして、上記トランジ
スタＴｒ ２のペース・エミッタ間には雑音電流となる
暗電流を低減させるためにパイノ９ス抵抗ＲＢＥを設け
ている。ここで、ダーリントンフォトトランジスタの暗
電流は各トランジスタＴｒ １．Ｔｒ ２のｈｆｅ Ｘ
ｌ０ＢＯの値で決定されるため、一般のフォトトラン
ジスタより大きくなる。従って、このようなダーリント
ン接続））ランジスタを高照射度下で使用する場合には
光電流と暗電流との比（Ｓ／Ｎ比）が大きいのでほとん
ど問題を生じないが、低照射度下で使用する場合（例え
ば、フォトカゾラやフォトインタラシタに使用した場合
）には、暗電流が大きくなると次段の回路における誤動
作の原因となっていた。このため、上記したようシニト
ランジスタＴｒ ２のペース・１ミッタ出Ｄニパイｉ４
ス抵抗ＲＢＥを設け、低照射度時におけるトランジスタ
Ｔｒ ２のペース電流を分流して暗電流を低減させてい
る。
ここで、第２図≦二第１図に示したダーリントンフオ）
）ランジスタの従来の構造を示しておく。第２図（二お
いて、７２はＮ型半導体基板、Ｉ２は気相成長法により
形成されたＮ型エキタビシャル層（コレクタ層）、１３
．１３’は拡散により形成されたＰ層（ペース層）、１
４゜１４’は拡散Ｃ二より形成されたＮＩｉ！（エミッ
タ＋ 層）、である。そして、９層１３及びＮ層１４は夫々フ
ォトトランジスタＴｒ １のペース層及びエミツタ層と
なっている。また同様に２層１３’及びＮ層１４’は夫
々トランジスタＴｒ２のペース膚及びエミツタ層となっ
ている。１５＋ は上記ＰＩｖ１１３と同一拡散工程により形成されたバ
イパス抵抗ＲＢＥとなるＰ形抵抗層、１６は酸化膜、１
７はアルミニウム配線である。
）ランジスタの従来の構造を示しておく。第２図（二お
いて、７２はＮ型半導体基板、Ｉ２は気相成長法により
形成されたＮ型エキタビシャル層（コレクタ層）、１３
．１３’は拡散により形成されたＰ層（ペース層）、１
４゜１４’は拡散Ｃ二より形成されたＮＩｉ！（エミッ
タ＋ 層）、である。そして、９層１３及びＮ層１４は夫々フ
ォトトランジスタＴｒ １のペース層及びエミツタ層と
なっている。また同様に２層１３’及びＮ層１４’は夫
々トランジスタＴｒ２のペース膚及びエミツタ層となっ
ている。１５＋ は上記ＰＩｖ１１３と同一拡散工程により形成されたバ
イパス抵抗ＲＢＥとなるＰ形抵抗層、１６は酸化膜、１
７はアルミニウム配線である。
シカシ、パイノ母ス抵抗ｐＢＥとして上記Ｎ型工キタビ
シャル層（コレクタ層）１２にＰ形抵抗層１５を拡散に
より形成すると、このＰ抵抗層１５とＮ型エキタピシャ
ル層（コレクタ層）１２との間に寄生のダイオードＤが
形成される。従ってトランジスタＴｒ ２のコレクタを
正、そのエミッタを接地の各電位で正常Ｃ二使用する場
合は、殆んど問題ない。しかし、検査工程でＴｒ２のコ
レクタを接地、エミッタ゛を正の電位でＶＥＯＯをテス
トする項目があるが、この際トランジスタＴｒ ２のエ
ミッターコレクタ間耐圧■ｆｆｃｏが寄生ダイオードＤ
の順方向耐圧ＶＦ（約０．６〜０、７ Ｖ ）まで低下
してしまい、■Ｅａｏ不良と認定されてしまうという欠
点があった。また、上記ダーリントンフォトトランジス
タを回路に組み込む際に、誤って逆さしにした場合、寄
生ダイオードが順方向バイアスされて、抵抗層Ｚ５やエ
ミッタ電極配線を通じて過大電流が流れ、その抵抗層や
、配線が破壊されてしまうという欠点があった。
シャル層（コレクタ層）１２にＰ形抵抗層１５を拡散に
より形成すると、このＰ抵抗層１５とＮ型エキタピシャ
ル層（コレクタ層）１２との間に寄生のダイオードＤが
形成される。従ってトランジスタＴｒ ２のコレクタを
正、そのエミッタを接地の各電位で正常Ｃ二使用する場
合は、殆んど問題ない。しかし、検査工程でＴｒ２のコ
レクタを接地、エミッタ゛を正の電位でＶＥＯＯをテス
トする項目があるが、この際トランジスタＴｒ ２のエ
ミッターコレクタ間耐圧■ｆｆｃｏが寄生ダイオードＤ
の順方向耐圧ＶＦ（約０．６〜０、７ Ｖ ）まで低下
してしまい、■Ｅａｏ不良と認定されてしまうという欠
点があった。また、上記ダーリントンフォトトランジス
タを回路に組み込む際に、誤って逆さしにした場合、寄
生ダイオードが順方向バイアスされて、抵抗層Ｚ５やエ
ミッタ電極配線を通じて過大電流が流れ、その抵抗層や
、配線が破壊されてしまうという欠点があった。
この発明は上記の点に鑑みてなされたもので、その目的
は寄生ダイオードを発生させないで暗流を低減させるこ
とができる〆−リントンフオトトランジスタを提供する
ことにある。
は寄生ダイオードを発生させないで暗流を低減させるこ
とができる〆−リントンフオトトランジスタを提供する
ことにある。
すなわち、この発明においては光電流増幅用トランジス
タＴｒ ２のペース・エミッタ間に接続するバイパス抵
抗１（ＢＥを酸化膜中に形成することにより寄生ダイオ
ードの発生を防止している。
タＴｒ ２のペース・エミッタ間に接続するバイパス抵
抗１（ＢＥを酸化膜中に形成することにより寄生ダイオ
ードの発生を防止している。
以下、図面を参照してこの発明の一実施例について説明
する。第３図において、第２図と同一部分には同一番雷
を付し、その説明は省略する。ぞして、半導体基体２０
の表面に形成された酸化膜１６上にバイパス抵抗ＲＢＥ
となるポリシリコン抵抗層１８が形成されているところ
にこの発明の構成の特徴となっている。上記ポリシリコ
ン抵抗層１８を形成する方法としては酸化膜１６上（ニ
ポリシリコンを減圧ＣＶＤあるいはゾラズ−＆ ＣＶＤ
により全面に被着させる。その後、）ぐイアス抵抗ＲＢ
ｇとなる部分のノやターニングを行なつ′た後イオン注
入によりポリシリコンなＰ−化させてバイアス抵抗ＲＢ
Ｂとなるポリシリコン抵抗層１８を形成する。なお、上
記ポリシリコン抵抗層１８中のアルミニウム配線Ｚ７と
接触する部分は高濃度のＰ層として、接触不良を防止し
ている。またこの抵抗層１８は数にΩ〜数百にΩの値に
設定される。
する。第３図において、第２図と同一部分には同一番雷
を付し、その説明は省略する。ぞして、半導体基体２０
の表面に形成された酸化膜１６上にバイパス抵抗ＲＢＥ
となるポリシリコン抵抗層１８が形成されているところ
にこの発明の構成の特徴となっている。上記ポリシリコ
ン抵抗層１８を形成する方法としては酸化膜１６上（ニ
ポリシリコンを減圧ＣＶＤあるいはゾラズ−＆ ＣＶＤ
により全面に被着させる。その後、）ぐイアス抵抗ＲＢ
ｇとなる部分のノやターニングを行なつ′た後イオン注
入によりポリシリコンなＰ−化させてバイアス抵抗ＲＢ
Ｂとなるポリシリコン抵抗層１８を形成する。なお、上
記ポリシリコン抵抗層１８中のアルミニウム配線Ｚ７と
接触する部分は高濃度のＰ層として、接触不良を防止し
ている。またこの抵抗層１８は数にΩ〜数百にΩの値に
設定される。
以上詳述したようにこの発明によれば、寄生ダイオード
を発生させないよう２二して、雑音電流となる暗電流を
低減させるようＣ二したので、耐圧■Ｅａｏを下げない
で動作を安定化できる信頼性の高いダーリントンフォト
トランジスタを提供することができる。
を発生させないよう２二して、雑音電流となる暗電流を
低減させるようＣ二したので、耐圧■Ｅａｏを下げない
で動作を安定化できる信頼性の高いダーリントンフォト
トランジスタを提供することができる。
第１図はダーリントンフォトトランジスタの回路図、第
２図は第１図の回路を形成する従来の素子の断面図、第
３図はこの発明の一実施例に係るダーリントンフォトト
ランジスタの断面構成図である。 １６・・・酸化膜、１８・・・ポリシリコン抵抗層、−
Ｔｒｙ・・・フォトトランジスタ、Ｔｒ、？・・・トラ
ンジスタ、ＲＢＥ・・・バイアス抵抗。 出願人代理人 弁理土鈴 江 武彦
２図は第１図の回路を形成する従来の素子の断面図、第
３図はこの発明の一実施例に係るダーリントンフォトト
ランジスタの断面構成図である。 １６・・・酸化膜、１８・・・ポリシリコン抵抗層、−
Ｔｒｙ・・・フォトトランジスタ、Ｔｒ、？・・・トラ
ンジスタ、ＲＢＥ・・・バイアス抵抗。 出願人代理人 弁理土鈴 江 武彦
Claims (1)
- 半導体基体内Ｃ二形成されたフォトトランジスタ及びこ
のフォトトランジスタにダーリントン接続されるトラン
ジスタと、上記ダーリントン接続されるトランジスタの
ペース・エミッタ間に接続され、半桿体基体表面の酸化
膜上Ｃ形成されたバイパス抵抗とを具備したことを特徴
とするダーリントンフォトトランジスタ０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58216705A JPS60107858A (ja) | 1983-11-17 | 1983-11-17 | ダ−リントンフオトトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58216705A JPS60107858A (ja) | 1983-11-17 | 1983-11-17 | ダ−リントンフオトトランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60107858A true JPS60107858A (ja) | 1985-06-13 |
Family
ID=16692625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58216705A Pending JPS60107858A (ja) | 1983-11-17 | 1983-11-17 | ダ−リントンフオトトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60107858A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0959502A2 (en) * | 1998-05-19 | 1999-11-24 | Hewlett-Packard Company | Photodetector |
| WO2016059998A1 (ja) * | 2014-10-15 | 2016-04-21 | 株式会社ブイ・テクノロジー | 光インターコネクション装置 |
-
1983
- 1983-11-17 JP JP58216705A patent/JPS60107858A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0959502A2 (en) * | 1998-05-19 | 1999-11-24 | Hewlett-Packard Company | Photodetector |
| EP0959502A3 (en) * | 1998-05-19 | 2001-08-08 | Agilent Technologies Inc. a Delaware Corporation | Photodetector |
| WO2016059998A1 (ja) * | 2014-10-15 | 2016-04-21 | 株式会社ブイ・テクノロジー | 光インターコネクション装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008160138A (ja) | バイパスダイオードを有する反転式メタモルフィックソーラーセル | |
| JPH09229778A (ja) | Ｉｃ化温度センサ | |
| JPH07297373A (ja) | 誘導性負荷要素に対する集積ドライバ回路装置 | |
| US4166224A (en) | Photosensitive zero voltage semiconductor switching device | |
| JPS60107858A (ja) | ダ−リントンフオトトランジスタ | |
| JPS5511371A (en) | Semiconductor laser system | |
| EP0037818B1 (en) | Current source having saturation protection | |
| JPS5823749B2 (ja) | モノリシック集積電流源 | |
| JPS6328503B2 (ja) | ||
| JPS605076B2 (ja) | 半導体受光素子 | |
| Nasserbakht et al. | A monolithic GaAs-on-Si receiver front end for optical interconnect systems | |
| JPS6230703B2 (ja) | ||
| JPH0244805A (ja) | 集積電流ミラー回路 | |
| JPS63174357A (ja) | 半導体集積回路装置 | |
| EP0126879B1 (en) | Integrated circuit arrangement | |
| JP2680952B2 (ja) | 遅延パルス発生回路 | |
| KR19980047714A (ko) | 포토트랜지스터 제조방법 | |
| JPS6141247Y2 (ja) | ||
| JPH0269980A (ja) | フォトダイオードバイアス回路 | |
| JP2517229B2 (ja) | 差動増幅回路 | |
| JPS60194613A (ja) | パルス遅延回路 | |
| JPS6154666A (ja) | 半導体装置 | |
| Mantena | Infra-Red Image Sensing and Conversion Into Visible Light | |
| JPH05102453A (ja) | イメージセンサチツプ | |
| JPS60263502A (ja) | 半導体集積回路装置 |