JPS6010734A - 半導体集積回路装置の組立方法 - Google Patents
半導体集積回路装置の組立方法Info
- Publication number
- JPS6010734A JPS6010734A JP11914183A JP11914183A JPS6010734A JP S6010734 A JPS6010734 A JP S6010734A JP 11914183 A JP11914183 A JP 11914183A JP 11914183 A JP11914183 A JP 11914183A JP S6010734 A JPS6010734 A JP S6010734A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- temperature
- vessel
- assembly
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は１５００Ａ以下の膜厚の多結晶シリコン膜を介
して形成された、１５００Ｘ以下の浅い接合を有する、
半導体集積回路装置に関するものである。
して形成された、１５００Ｘ以下の浅い接合を有する、
半導体集積回路装置に関するものである。
シリコン基板内での浅い接合への要求は、近年、デバイ
スの高集積化が進むにつれ、より強くな２ている。すな
わち、デバイスの高集積化は、トランジスタ単体のサイ
ズの縮小と同一で、サイズの縮小とは、浅い接合への要
求として現われて来る。
スの高集積化が進むにつれ、より強くな２ている。すな
わち、デバイスの高集積化は、トランジスタ単体のサイ
ズの縮小と同一で、サイズの縮小とは、浅い接合への要
求として現われて来る。
また浅い接合のトランジスタは高周波特性においても高
性能であり、そのトランジスタ性能を考え、浅耕接合は
必要不可欠なものとなっている。この浅い接合の形成に
は何種類かの方法が考えられるが、最近の一般的な、浅
い接合の形成方法は、シリコン基板に対し、直接に、熱
拡散、又はイオン注入法により接合の形成を行なうもの
でなく、多結晶シリコン膜を介して行なうものが主流と
なってきている。
性能であり、そのトランジスタ性能を考え、浅耕接合は
必要不可欠なものとなっている。この浅い接合の形成に
は何種類かの方法が考えられるが、最近の一般的な、浅
い接合の形成方法は、シリコン基板に対し、直接に、熱
拡散、又はイオン注入法により接合の形成を行なうもの
でなく、多結晶シリコン膜を介して行なうものが主流と
なってきている。
本発明は、前述した様な、多結晶シリコン膜を介し、接
合を形成するものであるが、その接合は１５００Ａ以下
と極めて浅いものである。この様な浅い接合のトランジ
スタは、従来は一部の高周波用トランジスタの単体とし
て製造されているだけであり高集積化したものには使用
はされていない。
合を形成するものであるが、その接合は１５００Ａ以下
と極めて浅いものである。この様な浅い接合のトランジ
スタは、従来は一部の高周波用トランジスタの単体とし
て製造されているだけであり高集積化したものには使用
はされていない。
しかし、最近の拡散技術の進歩により、高集積化したデ
バイスが製造可能となってきた。ところが、この浅い接
合を有する半導体集積回路装置の組立て技術、すなわち
、ＩＣチップをＩＣ容器に搭載する方法は、従来の深い
接合を有するものの組立て技術と同一である。このため
、組立て歩留が組立て時の温度に比例し、著しく悪玉す
るという現象が発生した。この原因は、前述の多結晶シ
リコン膜上に、電極とＬ７て形成した、アルミニウム膜
が、組立て中に異常にシリコン基板中に拡散し７、シリ
コン基板中の接合を破壊したためと考えられている。と
ころが、この組立て温度（約４５０℃）で熱処理炉を使
用し、前述のＩＣチップを、組立て時間以上に処理して
も同じ様な現象は発生しない。これは、ＩＣチップの熱
処理工程、すなわち組立の工程における熱処理に原因が
あると考えられる。まず、熱処理炉において、ＩＣチッ
プ（この場合はウェハースの状態）の雰囲気はＩＣチッ
プの全体、すなわち、表面も裏面も同一の温度（例えば
４５０℃）になっている。ところが、組立て工程におい
ては、現在は、ＩＣチップを搭載するべきＩＣ容器のみ
を組立て温度（例えば４５０℃）に熱し、そこにＩＣチ
ップを搭載するという熱処理、すなわちＩＣ’チップに
は、表面は室温（約２５℃へ裏面はＩＣ容器と同一の温
度（例えば４５０℃）になシ、■ＣＣフップの表面と裏
面に太きな温度差が発生する。これが、熱処理炉を使用
した時とは異なる特異な状態となる。従来の深い接合の
ものにおいては、この程度の熱処理工程では、前述の様
にアルミニウム膜下に多結晶シリコン膜を有する、構造
のものでは接合が破壊される現象は、極でまれなもので
あった。しかし、浅い接合を形成するために、多結晶シ
リコン膜も薄くなシ、さらに、接合も１５００Ａ以下と
極めて浅いデバイスでは、従来の組立て方法は使用不可
となってしまった。 ユ 本発明は、前述の様な極めて浅い接合を有する半導体集
積回路装置の有効な組立て方法を提供するものである。
バイスが製造可能となってきた。ところが、この浅い接
合を有する半導体集積回路装置の組立て技術、すなわち
、ＩＣチップをＩＣ容器に搭載する方法は、従来の深い
接合を有するものの組立て技術と同一である。このため
、組立て歩留が組立て時の温度に比例し、著しく悪玉す
るという現象が発生した。この原因は、前述の多結晶シ
リコン膜上に、電極とＬ７て形成した、アルミニウム膜
が、組立て中に異常にシリコン基板中に拡散し７、シリ
コン基板中の接合を破壊したためと考えられている。と
ころが、この組立て温度（約４５０℃）で熱処理炉を使
用し、前述のＩＣチップを、組立て時間以上に処理して
も同じ様な現象は発生しない。これは、ＩＣチップの熱
処理工程、すなわち組立の工程における熱処理に原因が
あると考えられる。まず、熱処理炉において、ＩＣチッ
プ（この場合はウェハースの状態）の雰囲気はＩＣチッ
プの全体、すなわち、表面も裏面も同一の温度（例えば
４５０℃）になっている。ところが、組立て工程におい
ては、現在は、ＩＣチップを搭載するべきＩＣ容器のみ
を組立て温度（例えば４５０℃）に熱し、そこにＩＣチ
ップを搭載するという熱処理、すなわちＩＣ’チップに
は、表面は室温（約２５℃へ裏面はＩＣ容器と同一の温
度（例えば４５０℃）になシ、■ＣＣフップの表面と裏
面に太きな温度差が発生する。これが、熱処理炉を使用
した時とは異なる特異な状態となる。従来の深い接合の
ものにおいては、この程度の熱処理工程では、前述の様
にアルミニウム膜下に多結晶シリコン膜を有する、構造
のものでは接合が破壊される現象は、極でまれなもので
あった。しかし、浅い接合を形成するために、多結晶シ
リコン膜も薄くなシ、さらに、接合も１５００Ａ以下と
極めて浅いデバイスでは、従来の組立て方法は使用不可
となってしまった。 ユ 本発明は、前述の様な極めて浅い接合を有する半導体集
積回路装置の有効な組立て方法を提供するものである。
本発明は、シリコン基板内［１５００Ａ以下の浅い接合
を、１５ｏｏＸ以下の膜厚の多結晶シリコン膜を介した
不純物拡散により形成する工程を有する半導体集積回路
装置において、前記半導体集積回路装置を形成したＩＣ
チップを、ＩＣ容器に搭載するに際し、前記ＩＣチップ
をランプアニール法により、温度を急峻に上昇させ、前
記ＩＣ容器との温度差を０℃からマイナス２００℃ の
範囲にある様にしてから、前記ＩＣ容器に前記ＩＣチッ
プを搭載することを特徴とする半導体集積回路装置の組
立方法にある。
を、１５ｏｏＸ以下の膜厚の多結晶シリコン膜を介した
不純物拡散により形成する工程を有する半導体集積回路
装置において、前記半導体集積回路装置を形成したＩＣ
チップを、ＩＣ容器に搭載するに際し、前記ＩＣチップ
をランプアニール法により、温度を急峻に上昇させ、前
記ＩＣ容器との温度差を０℃からマイナス２００℃ の
範囲にある様にしてから、前記ＩＣ容器に前記ＩＣチッ
プを搭載することを特徴とする半導体集積回路装置の組
立方法にある。
本発明を利用する事により、前述した様な組立て工程中
でのＩＣチップの表面と裏面での温度差は２００℃以下
となり、前述した様なアルミニウム膜からの異常拡散に
よる接合破壊のための歩留低下という現象が防止できる
。また本発明はランプアニール法を使用することを特徴
としているため、ＩＣチップの温度上昇には数秒間しか
必要とせず、組立ての生産能力の低下させず、また１チ
ップ毎５− の処理が可能となる点も、量産的に優れている。
でのＩＣチップの表面と裏面での温度差は２００℃以下
となり、前述した様なアルミニウム膜からの異常拡散に
よる接合破壊のための歩留低下という現象が防止できる
。また本発明はランプアニール法を使用することを特徴
としているため、ＩＣチップの温度上昇には数秒間しか
必要とせず、組立ての生産能力の低下させず、また１チ
ップ毎５− の処理が可能となる点も、量産的に優れている。
本発明をより良く理解するため、本発明を組立工程に英
雄［７た例を述べる。組立て工程の処理温度は、ＩＣ容
器によシ温度が異なり、セラミック系は約４００寵度ガ
ラス系は４５０℃程度が要求される。今回はガラス容器
に搭載する時に対し、本発明を￥施した。ランプアニー
ル法の光源としては、ハロゲンランプを使用し、ＩＣチ
ップの上“下より、１．５秒間照射し、ＩＣチップを約
３００℃に上昇させ４５０℃のＩＣ容器に搭載しｔ（。
雄［７た例を述べる。組立て工程の処理温度は、ＩＣ容
器によシ温度が異なり、セラミック系は約４００寵度ガ
ラス系は４５０℃程度が要求される。今回はガラス容器
に搭載する時に対し、本発明を￥施した。ランプアニー
ル法の光源としては、ハロゲンランプを使用し、ＩＣチ
ップの上“下より、１．５秒間照射し、ＩＣチップを約
３００℃に上昇させ４５０℃のＩＣ容器に搭載しｔ（。
その時の組立て歩留の結果を第１図のＤＶｃおいて示す
。従来方法による歩留は第１図のＣで示され、本発明を
適用する事により、約２０チの歩留が約９５チへと急＃
に改善されている事は判る。１だ、従来方法により、３
５０℃（セラミック系）で組立てた時の歩留より、本発
明を使用した時の歩留は組立て温度が高いのにもかかわ
らず、良い結果が得られている。以上が本発明の実施例
であるが、ランプアニール法の光源としては、ハロゲン
ランプ以外にも、赤外線ランプ、Ｘｅ ランプ等ｔｌ用
＝６− する事も可能である。
。従来方法による歩留は第１図のＣで示され、本発明を
適用する事により、約２０チの歩留が約９５チへと急＃
に改善されている事は判る。１だ、従来方法により、３
５０℃（セラミック系）で組立てた時の歩留より、本発
明を使用した時の歩留は組立て温度が高いのにもかかわ
らず、良い結果が得られている。以上が本発明の実施例
であるが、ランプアニール法の光源としては、ハロゲン
ランプ以外にも、赤外線ランプ、Ｘｅ ランプ等ｔｌ用
＝６− する事も可能である。
伺、次の表は第１図におけるＡ、Ｂ、ＣおよびＤの組立
温度およびランプアニールの有無を示すものである。
温度およびランプアニールの有無を示すものである。
第１図は本発明の効果を示す図でを）る。
７−
宋 孝
葛 ｌ 図
］
Claims (1)
- シリコン基板内に１５００１以下の浅い接合を、１５０
０Ａ以下の膜厚の多結晶シリコン膜を介した不純物拡散
により形成する工程を有する半導体集積回路装置におい
て、前記半導体集積回路を形成した半導体チップを容器
に搭載するに際し、前記半導体チップをランプアニール
法により、温度を急峻に上昇させ、前記容器との温度差
を０℃から２００℃の範囲にある様にしてから、前記Ｉ
Ｃ容器に搭載することを特徴とする半導体集積回路装置
の組立方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11914183A JPS6010734A (ja) | 1983-06-30 | 1983-06-30 | 半導体集積回路装置の組立方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11914183A JPS6010734A (ja) | 1983-06-30 | 1983-06-30 | 半導体集積回路装置の組立方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6010734A true JPS6010734A (ja) | 1985-01-19 |
Family
ID=14753936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11914183A Pending JPS6010734A (ja) | 1983-06-30 | 1983-06-30 | 半導体集積回路装置の組立方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6010734A (ja) |
-
1983
- 1983-06-30 JP JP11914183A patent/JPS6010734A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4666532A (en) | Denuding silicon substrates with oxygen and halogen | |
| JPH0437152A (ja) | 半導体装置の製造方法 | |
| JPH0787187B2 (ja) | ＧａＡｓ化合物半導体基板の製造方法 | |
| US4559086A (en) | Backside gettering of silicon wafers utilizing selectively annealed single crystal silicon portions disposed between and extending into polysilicon portions | |
| JPS6010734A (ja) | 半導体集積回路装置の組立方法 | |
| JPS59136926A (ja) | 半導体装置の製法 | |
| JPS6076131A (ja) | 半導体集積回路装置の組立方法 | |
| JPS5887833A (ja) | 半導体装置の製造方法 | |
| JPH05152304A (ja) | 半導体基板の製造方法 | |
| JPH023539B2 (ja) | ||
| JPH05152306A (ja) | 半導体基板及びその製造方法 | |
| JP2778068B2 (ja) | 半導体装置の熱処理方法 | |
| JPS60169143A (ja) | リン化インジウム結晶へのシリコン注入層のアニ−リング方法 | |
| US5759869A (en) | Method to imporve metal step coverage by contact reflow | |
| JPS5852332B2 (ja) | 不純物拡散方法 | |
| JPS6037122A (ja) | 半導体基板のアニ−ル方法 | |
| JPH0494120A (ja) | 半導体装置の製造方法 | |
| JP3076628B2 (ja) | 半導体装置の製造方法 | |
| KR100207470B1 (ko) | 필드절연막의 형성방법 | |
| JP3191346B2 (ja) | 貼り合わせ基板の製造方法 | |
| JPH1012546A (ja) | 半導体ウェハの加熱処理方法 | |
| JP3084089B2 (ja) | 半導体装置用基板及びその製造方法 | |
| JPS6211782B2 (ja) | ||
| JPH0547978B2 (ja) | ||
| JPH0917781A (ja) | Ｂｐｓｇ膜の形成方法 |