JPS60106380A - モ−タ速度定常誤差補正装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （利用分野） 本発明はＶＴＲ等にづけるモータサーボシスチー忙係シ
、特にセット間のばらつきや、温度、湿度変化に起因す
る速度ずれが問題となり、かつ制御部のＩＣ化が前提と
なる量産品のモータ速度定常誤差補正装置に関する。、 （背　景） 従来の一般的なディジタル速度制御システムの例を、以
下第１図を用いて説明する。第１図において、１はグリ
セノド値発生器、２はプリセント回路、３は計数カウン
タ、４はランチ、５はディジクルーアナログ変換器、６
はボリウム、７はモータ駆動回路、８はモータでちる。

また９は回転検出器、１０はプリセットパルス１２あ・
よび、ランチパルス１３を発生するパルス発生器であｐ
ｌｌｌはクロックパルス発生器、１４はクロックパルス
、１５は回転検出信号である。

本従来例の動作を、第２図に示した要部波形図を用いて
説明する。まず、モータ８の回転位相を回転検出器９で
検出し、該検出した信号１５の一定位相（例えば、立上
シエソジ）において、−パルス発生器１０はラッチパル
ス１３とプリセラトノくルス１２をクロックパルス列１
４に基ずいて発生する。第２図の例では、信号１５の立
上ｐエツジから、クロックパルス１４の２個目と同期し
て、パルス幅がクロック１周期分のラッチパルス１３が
発生され、該立上シエノジから、クロックパルス１４０
４個目と同期して、パルス幅がクロック１周期分のプリ
セットパルス１２が発生される。

計数カウンタ３は、第２図中時点ＡからＢまで停止し、
時点Ｂ後りロック列１４を計数する。この計数値の変化
の模様を第２図１６に示す。すなわち、モータ回転検出
信号１５の特定のエツジ（例えば、立上シエソジ）にお
いてまずカウンタ３がストソゲされ、計数値が保持され
る。次に、パルス発生器１０から発生されるラッチパル
ス１３のハイ期間中に第１図の計数カウンタ３の計数値
が２ソチ４に移され、保持される。このラッチ４０ビツ
ト情報をもとに、ディジタル−アナログ変換器５はアナ
ログ変換値を出力する。この出力はモータ駆動回路７に
印加される。

このラッチ動作が完了した後、パルス発生器１０から出
力されるプリセットパルス１２がハイの期間、プリセン
ト回路２によシ、計数カウンタ３がプリセットされる。

その後に計数カウンタ３はクロック１４の計数を始め（
時点Ｂ後）、モータ回転検出信号１５０次の立上シェノ
ジが検出されるまで計数動作を続ける。

モータ８の回転検出信号１５の周期が長くなると、計数
カウンタ３の動作時間が長くなシ、ラッチ４にラッチさ
れるビット情報も大きな値となる。

モータ８は、これをディジタルアナログ変換した大電圧
で駆動されるため、加速される。逆に信号１５の周期が
短くなると同様にしてモータ８は減速される。すなわち
、これらにょシ、モータ８は負帰還制御され、一定速度
で回転する様、速度制御が施される。

この系において、モータ８の回転数は各要素間のＤＣオ
フセット量によシばらつきを生ずる。このため、オフセ
ット量をキャンセルし、所定の速度で回転させるべく、
調整ボリウム６が設けられるのが一般的である。

しかしながら、従来、家庭用ＶＴＲ等の量産時において
、調整ボリウム６を用いたオフセット調整のために少な
からぬ時間を要していた。

この＊Ｔｏ、従来装置は、ボリウムの調整時間が大きく
、人件費が大きくなるという欠点があった。

また、これ以外に、各要素の温度、湿度変化に伴う特性
変化等が設計を難しくしており、多大な対策を必要とす
るという欠点があった。

（目　的） 本発明の目的は、従来、モータサーボシステムの各要素
のオフセットに起因したモータ回転速度の調整に設けて
いたボリウムを削除し、調整時間人件費を軽減するとと
もに、温度、湿度等の変化等の影響も自動的にキャンセ
ルする、自己補正システム、即ちモータの定常状態速度
誤差補正装置を提供することにある。

（概　要） 本発明の特徴は、速度すれを検出する監視カウンタと、
該カウンタのカウント値を保持するラッチと、該ラッチ
の出力によりアンプあるいはダウンを切換えられるアッ
プダウンカウンタと、該アップダウンカウンタの各ビッ
ト情報を７°リセツト値とする言］数カウンタと、該計
数カウンタのカウント値をＤ−Ａ変換してモータに印加
する手段とを具備し、該モータの回転を検出する検出器
の出力から作られたアップタウンパルスを前記アップダ
ウンカウンタのクロックとした点にある。

（実施例） 以下に、本発明の一実施例を第３１図のブロック図と、
第４図の要部波形図とによって説明する。第３図中、２
′はプリセット回路、２０は監視カウンタ、２１は２ソ
チ、２２はアップダウンカウンタである。また、２５．
２６はアップダウンカウンタ２２のクロック信号２よび
アップ・ダウン切換信号である。さらに、第４図中２３
．２４は、それぞれ監視カウンタ２０、および計数カウ
ンタ３のビット情報をアナログ的に図示したものである
。

以下に、本実施例の動作を詳細に説明する。

先ず、クロックパルス発生器１１から出力されるクロッ
クパルス１４０周波数をｆＳＣＮモータ８の回転検出信
号１５０周波数をｆＦｃ　％　カウンタ３、監視カウン
タ２０、ラッチ４，２１およびアップダクンカウンタ２
２０ビット数をｎとすると、モータ８を所定の回転数で
回転させるためには、回転検出信号１５の一周期間に計
数されるクロック数はＭ　＝　ｆｅｃ　／　ｈａでなけ
ればならない（Ｍは一定値）。このクロック数Ｍは、ラ
ッチおよび比較器２１０基準値として、比較器内に記憶
される。

通常、ラッテ４に保持される値しはディジクルアナログ
変換器５でアナジグ量に変換される。この変換された出
力Ｖはモータ駆動回路７に印加される。この時、モータ
回転検出信号１５０周波数がｈＧとなるよう、Ｌ−Ｍを
カウンタ３のプリセット値とする。このプリセット値は
、実際にはラッチおよびプリセット動作を保証するため
、計数カウンタ３を停止する時間（第４図中の時間Ｔ）
も勘案し決定する。すなわち、該時間Ｔに相尚する値た
け少なめにする。

本実施例ではこのプリドツト値を固定値とするのではな
く、アップダウン男つンタ２２のビット情報を用いて可
変制御する。このことにより、部品間のＤＣオフセット
量不整合、温吸変化等に起因して生ずるモータ速度ずれ
を自動的に検知、補正することができる。

以下に本実施例の動作を詳細に説、明する。本実施例に
おいては、監視カウンタ２０の計数値をラッチ２１にラ
ッチした値Ｃと、所定数つまシＭ　−ｆａｃ　／　ｆＦ
Ｇとの比較結果をアップダウンカウンタ２２のアンプダ
ウン切換信号２６とする。すなわち、監視カウンタ２θ
をラッチした値が前記Ｍより大きい（Ｃ＞Ｍ）時、切換
信号２６は、アップダウンカウンタ２２ｔｌ−アップカ
ウントに切換える。一方、前記Ｃが前記Ｍよ）小さい（
Ｃ＜Ｍ）時は、アップタウンカウンタ２２をダウンカウ
ントに切換える。

前記の値Ｃと、６１Ｊ配所定数Ｍとの大小を２ソチ２工
で比較する一具体例を説明する。ラッテ２１が４ピツト
であるとすると、前記所定数を０１１１と１０００の間
に設定する。そうすると、監視カウンタ２０の計数値Ｃ
が０１１１以下であれは、ラッチ２１のＭＳＢＫ気０〃
が立つことになｐｌ一方、１０００以上で多ればＭＳＢ
ＩＣ’ｌ’が立つことになる。

換言すると、Ｃ＜Ｍであれば、ラッチ２１０Ｍ５Ｂに気
θＩが立ち、Ｃ＞ＭであればＭＳＢに電ｌ〃が立つ。

このＭＳＢをアンプダウン切換信号２６とすれば、ラッ
テ２１でＣとＭの大小を判別し、該ラッチ２１からアッ
プダウン切換信号２６を発生することができる。

さて、所定周波数のモータ回転検出信号１５（第４図に
、実線で示されている信号ａ）に対し、速度ずれによυ
短周期になっだモータ回転検出信号ｌｓ（第４図に、破
線で示されている信号ｂ）が検知されると、ｃくＭとな
り、ラッチ２１がらは翳０〃の切換信号２６が出力され
ダウンカウントに切換わる。このため、アンプダウンカ
ウンタ２２は、回転検出信号１５のエツジで発生するア
ンプダウンクロック２５を計数し、その計数値を１減少
する。

アンプダウンカウンタ２２の各ビット情報は動作前に、
前述したプリセット値Ｌ−Ｍに一致するよう初期化され
ておシ、カウンタ３は、当初はこのビット出力をプリセ
ット値として計数ケ進める。

この時のカウンタ３の計数値をアナログ量で図式化した
ものを第４図の２４のｄとすると、本条件下のように、
アンプダウンカウンタ２２がダウンカウント動作した時
には、その出力をプリセット値とするカウンタ３は、プ
リセット値Ｌ−Ｍ（第４図の２４のｆ）よりカウントを
開始する動作（第４図の２４のｄ）から、よシ小さいプ
リセット値（第４図の２４０ｇ）からカウントを開始す
る動作（第４図の２４のｅ）へと移行する。

このため、ラッチパレス１３でラッチされる値は小さく
なシ、モータ駆動回路７に印加される電圧も小さくなる
。したがって、モータ回転検出信号１５の周期Ｔの変化
ΔＴがアナログ変換量Ｖの変化ΔＶを生ずる比率ｌｖ／
ΔＴは一定としなからモータを減速した低いＤＣレベル
で速度制御が施される。

逆に所定の周期より遅い回転となった場合、カウンタ３
のアナログ表示量２４はｄよシ高いレベルとなシ、モー
タ加速方向に制御が働く。したがって、速度ずれが存在
する限シ、プリセット値の補正が続けられる。このため
、モータ回転検出信号は常に所定のもの、すなわち、第
４図の１５０ａの周期となるよう制御される。

本実施例ではアップダウ／カウンタ２２へ印加するクロ
ックパルス２５はモータ回転検出（８号１５のエツジで
発生した全パルスとし、モータ８の回転速度の誤差補正
を迅速に行なっているが、前記クロックパルス２５を分
周器を設けて間引きをし、モータ８の回転速度の誤差補
正をゆるやかに行なわせることもＥ’Ｊ　ｉｆ＠である
。また、アップダウンカウンタ２２の下位に、ダミーの
ビットを接続しておくことによる、同様の操作も可能で
ある。

また、上記の実施例では、ラッチ２１にょシ監視カウン
タ２０の計数値Ｃと前記所定数Ｍとの大小を比較したが
、ラッチ２１の後化に比較器を設け、該比較器の基準値
を前記Ｍとして、前記計数値Ｃと該Ｍとの天外を比較し
、その比較結果に基ずいて、アンプダウン切換信号２６
を出力するようにしてもよいことは勿論である。

次に本発明の他の実施例について、第５図のブロック図
と第６図のタイムチャートにより説明する。第５図中２
７はラッチ２１の出力２８をうけ、この値Ｃと所定値Ｘ
、ｙとを比較判定し、Ｘ＜ｃ〈ｙなる条件で信号２５を
アンプダウンカウンタ２２に伝達するよりなゲート回路
である。

ここで、所定値ｘｌｙはモータ回転数がある程度に追い
込まれたことの指標である。すなわち、前記第１実施例
ではモータ起動時から本発明の特徴である自己補正機能
を動作させているため、モータ起動の際、アップダウン
カウンタ２２が一度最大値に達してしまう。（勿論アッ
プダウンカウンタ２２には最大、最小値でクロックをス
トップするリミッタを設けることを前程としている。）
その後、回転数が上昇し所望値より高速となった後、ダ
ウンカウントにうつる。

これに対し、本実施例のように、ある程度所定速度に近
づいて後、自己補正機能を動作させる、すなわち、アン
プダウンカウンタ２２にクロックを入力するようにする
と、アップダウンカウンタ２２が最大値に達することな
く所望値にひき込まれる。したがって、立上９時間を短
縮することができる。

本実施例の具体的説明のため、第６図を用いる。

第６図中、３０．３１は時点、２９は時間を示し、ａＪ
　、　ｂＪは波形を示す。

時点３０．３１に対応する周波数を前述したｙ。

Ｘとすれば、モータ回転検出信号１５のエツジが時点３
０．３１の間、つまり時間２９中に存在する範囲におい
て、アップダウンカウンタ２２へ、クロック２５が印加
される。

（効　果） 本発明によれば、自動的に、温度、部品間のＤＣオフセ
ットはらつき等に起因する速度ずれを吸収することがで
きるので、従来この速度ずれを吸収するために設けてい
た速度設定用ボリウムを除くことができる。したがって
調整のための人件費の低減、および温定変化の影響によ
る性能劣化防止の効果がある。

【図面の簡単な説明】

第１図は従来装置のブロック図、第２図はその要部波形
図、第３図は本発明の一実施例のブロック図、第４図は
その要部波形図、第５図は本発明の他の実施例のブロッ
ク図、第６図はその要部波形図でおる。 １・・・プリセット値発生器、２・・・プリセット回路
、２′・・・プリセット回路、３・・・計数力？ンタ、
４゜２１・・・ラッチ、５・・・Ｄ−Ａ変換器、７・・
・モータ駆動回路、８・・・モータ、９・・・回転検出
器、工０・・・パルス発生器、１１・・・クロックパル
ス発生器、２０・・・監視カウンタ、２２・・・アップ
ダウンカウンタ、２７・・・ゲート回路 代理人弁理士　乎　木　道　人 第　１　図 第２図 第６図 第　４　図 Ｂ 第５図

Claims (3)

【特許請求の範囲】
1. （１）モータの回転を検出する検出器と、その周期を計
   測する第一のカウンタとそのカウント値を保持する第一
   のランチと、アップダウンカウンタと、アップダウンカ
   ウンタの各ビット情報をプリセット値とする第二のカウ
   ンタと、そのカウント値を保持する第二のランチと、そ
   のラッチ結果をアナログ量に変換するディジタル−アナ
   ログ変換器と、その出力を該モータに帰還する手段とを
   具備し、前記第一のランチ出力により該アップダウンカ
   ウンタのアップあるいはダウンを切換え、前記検出器の
   出力から一定のパルス幅のアンプダウンパルスを生成し
   、該アンプダウンパルスを前記アップダウンカウンタの
   クロックとしたことを特徴とするモータ速度定常誤差補
   正装置。
2. （２）前記検出器によって生成されたアンプダウンパル
   スを間引きして、前記アップダウンカウンタに印加する
   ようにしたことを特徴とする特許の範囲第１項記載のモ
   ータ速度定常誤差補正装置。
3. （３）前記第一のラッチのビノト出力が予定値の範囲に
   ちる時、前記アップダウンパルスの前記アップダウンカ
   ウンタへの印加を許可するゲート回路を設けたことを特
   徴とする前記特許請求の範囲第１項又は第２項記載のモ
   ータ速度定常誤差補正装置。