JPS60103472A - デ−タ転送方式 - Google Patents

デ−タ転送方式

Info

Publication number
JPS60103472A
JPS60103472A JP21120383A JP21120383A JPS60103472A JP S60103472 A JPS60103472 A JP S60103472A JP 21120383 A JP21120383 A JP 21120383A JP 21120383 A JP21120383 A JP 21120383A JP S60103472 A JPS60103472 A JP S60103472A
Authority
JP
Japan
Prior art keywords
bus
signal
data
input
transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21120383A
Other languages
English (en)
Inventor
Kosuke Nishimura
西村 幸介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP21120383A priority Critical patent/JPS60103472A/ja
Publication of JPS60103472A publication Critical patent/JPS60103472A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (a)発明の技術分野 本発明け、童子計T枦のチャネル装色゛と入出力$1制
御装g?即のデータ転送KWzする。
(b)技術の分野 電子計1X材のチャネル装?+;j(以下CHとする)
と入出力制御装置(以下IOCとする)間で転送される
データは、一般にバイト単位のバス係号に形成され、該
バス係号VCは該バス信号の内容を定義するタグ#′号
が付され、シタグ偏号にサービス信号とデータケ碧に分
けられる。
IOCよりOHにデータが送出されるデータ転送□をリ
ード系のデータ転送とνい、そのときのバス信号をパス
イン@’i、バスイン信号の内容を定卜するサービス信
号をサービスイン係号、データ信号ヲテータインイ8号
と称し、C)1よりIOCへのデータ転送をライト千の
データ転送と凱い、そのときのバス信号をバスアウト信
号、バスアウトa七の内容を定軒するサービス信号をサ
ービスアウト信号、データ信号をデータアウト信号と称
し、これらの信号は炉別にバスイン1、サービスインP
1データインを、バスアウト糾゛、ザービスアウト線、
テータアウi−龜とセトされる転送m11により転送さ
れるO CH,IOC間の転注能力を向上させるには、上述のデ
ータfl送量を増加させることが1揚であシ、その為に
°け、バス係号のバス幅を広げる事によシバイト数を憎
やす方法とバイト当りに転送時間を短MIさせる方が二
があるが、バイト1夕を増やすとそのバイト数に応じて
バス紗が郡・えてコストが上昇し、バイト当りの転送[
,1!lを短縮させる方法は、各データの入出力回路や
転送線の転送によって生ずるスキニーと言われる転送時
間ずれを保証する時間が会費となって、バイト当りの転
送時間の短p・1にも眠W力゛あった。本発明は、コス
トの上昇は析力抑えるためにバイlはちやさすに、スキ
ューはあっても転送時間が知1=できる新しいデータ転
送方式を大和しようとするものである。
(CJ 従来技術と問題点 CHとIOCの従来技術によるデータ転送を、バス信号
を1バイトとして以下説明する。
第1図に於て、拭務は転≠紳〕θび転送データの・ 流
れを示し、#軒、送枦の左何1はIOC,右側をCHと
し、各転送形−の矢印に夫々の係号が転送される方向を
示す。図中、BUS=O,5v−xsの記号は下記の略
称にて以下これらの略称を用いる。
BIJS−0・・・・・・・・・・・・バスアウトB〆
S−I・・・・・・・・・・・・バスイン5V−O・・
・・・・・・・・・・・・・サービスアウトDT−0・
・・・・・・・・・・・・・・データアウト5V−I・
・・・・・・・・・・・・・・サービスインDT−I・
・・・・・・・・・・・・・・データイン第2図にIO
CがCHKBUS−1信号を送出するときの従来のバス
信号とタグ信号の関係をタイムチャートにて示尤々12
図り棺軸が時間開;にて、各係号に対する横紙、はその
信号のオシの状態を示す0BUS−I信号を2本実側で
示し、BUS−I信号はバイト別に1ullして送出さ
れるので、各バイトを区別′するために一つおきに斜線
を施して示す。タグ信号のうち5V−I信号は畦州線を
施し、たBUS−I信号に対応し、DT−1信号ねi斜
ち゛を旅さな:BUS−■信号に約1する。各5v−r
信号からそれに対応するBUS−I信号(斜吟を付した
信号)に許した給矢印201はCBがIOCよりBUS
−I信号を読み込むタイミングを示し、該タイミングは
Sv−■信号の立上り時刻から一定時間1.を駁て寅行
される。CHは該BUS−I曹号の読込゛みが完了する
と、CHはBUS−I信号を読み込んだというSv−〇
信号をl0CK:送る。曲線矢印202は5V−O信号
をセットするタイミングを示す。DT−I信号に対する
BUS−I信号(斜軒を付さない係号)のCHのIOC
からの読込み及びvPに込み完了を示に示す。
第3図はIOCより送出されたバス信号とタグイn号が
同時にCHK転送されたときの状態を、BUS−I@号
と5V−I(1号を例にして示すタイムチャートにて、
BUS−I信号と5V−I信号は夫々別イ1^1にIO
Cの信号出力回路、転送線、CI(の入力回路等を連遇
するため別個の時間遅延を伴い、図(ajのt3ヤl凶
(b)のt2の女りく遅如喝出」にばらつきが生ずる。
このほらつきヲ一般にスキニーと拉している0 みておく必苅がを・シ、第3 h L:rN’a l 
”4は夫々最は必要で心91これ等を保冊、するため自
創約(資)01/ す7秒のパスイム号の時[ムj長を必要とする。
すなわち、データ転送のバイト当りの転送時間は、スキ
ー−を伯、粧すζために従来技術では300りた0 (dJ 発明の目的 上述の問題点に鯨み、本発明は、従来の転送線の&成葡
震えずfC,また、1バイト幅でデータ牢・−送する方
式を敦えずに−44な手帳でバス線とタグ緑の運用を止
j御し、笹米よりも重速なIOCとCMFlのテータ転
走力式を実現することを目的とする。
(ei 発明の結成 本発明ね、チャネル電楓と入出力布11佐S駁置間の軒
、送データをバス信号とトパス係号の内容を定義づりる
タグ信号に分り、1タグ信号をサービス信号とデータ伯
旬に分け、チャネルt、IN、、から入出力fh1.偽
、装慟へ転送するライト系のバス係号をバスアウト信号
、サービス係号をサービスアウ1号、データ4tr号を
データアウト信号とし、入出力制御か二kからチャネル
装動、へ転送するリード系のバス・1h号をバスイン係
号、サービス係号をサービスインイト号、テータ伯号を
データイン()lj号として夫々の係号は前用の転送線
で転送される等、子計釦極のチャネル装置と入出力制電
“装監間のデータ転送にたて、チャネル装−〇パスアウ
トイ6号出力回路にバス信号入力手段を、バスイン信号
入力回路にパス4i号出力手段を夫々併設し、入・出力
制御装置のバスイン信号出力回路にバス信号入力手段を
、バスアウト係号入力回路にバス係号出力手段を夫々併
設し、チャネル装板と入出力制御装組間のデータ転送が
ライト系のか合、バスイン転送線もチャネル裂損゛から
入出力匍ITh:Iksiへデー、夕を1き出すバス係
号の転送に用いてサービスアウH−号かデータアウト4
1号のいすわか一力を該バス(N号専用のタグ信号とし
他力をバスアウト転アクで転送されるバスアウト信号表
、用のタグ信号とし1、該バスイン転送線とバスアクl
−送籾に夫々の該バス信号を連線して転送させ、チャネ
ル装置、と入出力制御装@:1M+のデータ転送がリー
ド系の場合、バスアウト転送制キもチャネル装飯が入出
力制御1装概からデータを読み取るバス信号の1込に用
いてサービス4フ41号かデータイン係号のいずれか一
方を該バス48:”i 17川のタグ信号とし他方をパ
スイン転送信号を連fit して4!−、迭させるもの
であって、本発明により上述の目的は充分達成される。
(fl 発明の夫施例 第4図はに41図とpil扮に左動lをIOC,右側を
CMとし、IOCとCH1)Jlの各転送帆を4iiI
紋で示す。
5V−1,bT−I、 5V−0,vT−0の6船;は
イモ1図と一1杓、なタグ4a+fの転逮祿でらるが、
本発明でけ従来のBUS−I帷をバスサービス糾(BU
S=LjV番と−dら)、従来のBus−0紛をノくス
テータ糾(BUS−DTThとIIMtir;)とし、
BUS−8V6JlとBUS−DT#!はIOC,CH
のいずれの方向にもBUS伯号を転送するものとする0 泥4図(a)はリード糸の場合のデータ転送を示し、S
V −I イ:U VC9,1EiT ル□’ス’4e
lt BUS =SV(i号とし、1)T−1信号に対
応するバス(fi号をBUS−DT4F5号とする(こ
の蘭瞥を央1の矢印で示す)OSV−OとLIT−0の
係号は、リード糸の場合は、BUS−8V及びBNfS
−IJTのイト号をCHが受け取ったことをIOCに通
知する係号となる(この開会、を点線の矢印で示す)。
絹4図(bJ +1ライト糸の場合のデータ転送を示し
、SV O(!: DT−0(D / / 41jJj
 1CBus −SV トBus−DTのバス係号が対
応し、5V−IとDT−Iの個−1saIOcがデータ
を俄求していることをCHに通知する係号と々る。
第5図に本発す」のデータ転送方1式による各信号のタ
イムチャートをリード系の場合を例にして示す。すなわ
ち、島5図のタイムチャートは弗4N(a)のデータ転
送に刈応する。図に示す如く各ノくスしても、本発明は
バス1v号に2ルートを取らせるため、1バイト=のデ
ータ転送でおりながら転送レート#、L秘米の約2仏と
なる。第5図の時間1.。
t、及びデ印201,12,203及び204は第2図
と同ね、でめる。
第6 (zj tCc H411: t l!l l’
j: ト’)、本’A IL ヨ! ルM 路構成例を
ブロッ図にて示す。
本発明は上述の如くバス信号の一方向転送に2ルートを
使用することに%艶かあり、したがって、従来のBus
−I入力1路に信号駆動回路(以下ドライバと一称する
)19を血へ氷の信号受(A11M(kシ レシバ9をドライバ18に併〔してBLIS−DT佃信
号入出力回路とし、これら入出力回路の入出力の朋」僻
は、桜能が追加されたデータ転送動&、+部22のリー
ド、ライト及びサービス(S■と1記)、データ(1)
TυWS N[:! )のビットで行われる。
リード糸の置台の回路動作は以下の通シでおイ・0人力
化号1バス侶号としてBUS−8VとBUS−LJTの
@号があり、該バス(ts号のタグ信号として5V−I
と1)T−Iの46号がある。BUS−8V 信号はレ
シーバ7を紅てリード系の番侶−、サービス/くス切り
4&、8をトてサービスバスレジスタ11にセットでわ
、BLIS−DT佃信号レンーノく9と、リード系の場
も、データバス切換@、、10を釘てデータバスレジス
タ12tCセツトされZl 。
一方、5V−I信号はレシーノ(1を経てサービス立上
シ検出回鮎2にてBLIS −S V信号とのタイミン
グをとるための時1&1. & ’Hが与えられ、リー
ド系の参会、ツービスタグ切換婦3を紗てサービスノく
スレジスタ11へのセットタイミングとして用いられる
。その伽、上述のセットされfcBUS−8Vイわ号は
Dl入カシJ挨部13に送られ、DBS入力入力部換部
13−ビスビットによりBUS−8V4’ia号ねデー
タバッファストレージ(11,i下DBsM“る)14
に筋、み込まれる。上述と同朴に、D’f’−■イit
号は、レシーバ4、データ立上り検出口y85 、デー
タタグ切換b1,6を繭てデータバスレジスタ12への
セットタイミンクとして用いられる。その後、セットさ
れたBUS−DT(Fi号はDBS入力入力部換部13
力し1、データビットによシ該BUS−DTイド号もD
BS 14 K所足のタイミングで耽み込まれ′−10 ライト糸の都合の回路動作は以下の通りである。
出力(i6号は3116号としてBUS−8VとBUS
−IJTの信号がめり、該バス信号のタグ信号としてデ
ータ転送fliり伺1都22で形Iix、嘔れるSシー
0と1)T−〇のイム号がある。BUS−8Vi号とB
US−DT仏信号DBS 14よシ堆シ出され、BUS
 −S Vイ6号はライト糸の場合、サービスバス切俟
部8を絃、てサービスバスレジスタ11にセットされ゛
、BUS−DT伯信号データバス切換部10を社てデー
タバスレジスタ12にセットされる。
BUS−8V(j号のセットタイミングは、データ転送
制御部22で形成されlライトに切り換えられているサ
ービスタグ切枦部3を紅たノサービスライトタイミング
ビットにより作られる。その後BUS−8V信号は、サ
ービスバスドライブレジスタ15を経てドライバ19に
入力し、該ドライバ19はデータ転送制@1部22でセ
ットされた)71のバス匍中ルジスタlの?blth(
f’iビットによりBUS−8V信号を?出し、とil
、とタイミングを合わせて5V−Oのタグ信号がドライ
バ20を経て送出すflる0 上述と同様に、BUS−DT4σ号のセットタイミング
は、データ転送i!Iil側1貧1\22で形成され?
データタグ切換部6を舶た2データライトタイミングビ
ツトによシ作られる。その&BUS−D T(M号はデ
ータバスドライブレジスタ16を経てドライノゝ18に
進み、172のバス1FIIJ御レジスタ2の制御ビッ
トによりBLIS−DV上へ送出され、との送出とタイ
ミングを合わせてDT−0のタグ信号がドライバ21を
経て送出される〇 υ上けCHのデータ転ψ沖1路例を説、明したが、友 こわと対璧的な回路がIOCにも冴り、こわらのCHl
とIOCの回路が相呼応して旧j作し、本発明のデータ
転送方式が簑務され2゜ (g) 発明の幼牛 本発明により、従来技術にflIl隼な改良を加え8こ
とにより、1バイト幅の1まで、したがって複雑々1辺
プログラムに変史することなく、似コストで、vF米の
スキューにより制、v’f受けていたチャネル財′1ム
と入出力制順弘伽間のデータ転送レートを大#lK高速
化することができ、本発明は、鮭済性を考旋[7たうオ
での餉、子計ψ枦の処理1性訃の向上に給めて大きな効
果をもたらすものである。
4、図面の詳細な説明 第1図に従来技術によるチャネル躯1崖と入出力装置間
のデータの軒送糾をかし、斤゛2図に値来技循によるパ
ス4%号とタグ信号の転送タイムチャートをリード系を
例にして示し、あ3図に従来技術のバス信号とタグ4i
=号間のスキニーの状態をバスイン信号とサービスイン
イi号を例にとってタイムチャートで示L、’j””i
しくに本発明によるチャネルを直と入出力f;;1仏製
雰間のノくスQ月とタグ信号の流れを、(a!4リード
系、(b)をライト茅として示し、が・5し1に本P甲
によるバス偏角とタグ6+七のタイムチャートをリード
系を例にして示17、−6図に本S#明の寮施例として
チャネル製鎖を例にとり、その回路緒FJυをブロック
図にて示す。
チロ図に於て、1 、4.7 + 9けレシーノ;、1
8゜19.20.21はドシイノく、3けサービスタグ
切物■円\、6けデータタグ切排部、8けサービス切換
もp、10はデータバス切候刊へ 14はデータグくツ
ファストレージ、2はサービス立上り検出回路、5けデ
ータ上り朴(li41gi銘、22けデータ転送側51
部を示す◇ 隼 2 口 nl 察 3 目 稟 4 口 (b)

Claims (1)

  1. 【特許請求の範囲】 チャネル装置〔と入出力匍111針置間の転送データを
    バス信号と該バスイじ号の内容を定義づけるタグ信号に
    分り、該タグ信号をサービス信号とデータ信号に分け、
    チャネル装置7から入出力制g111装陳へ転送するラ
    イト系のバス信号をバスアウト信号、サービス信(5を
    サービスアラHに号、データ信号をデータアウト信号と
    し、入出力制仙1装置からチャネ/I/!″’−%ヘト
    送するリード系のバス信号をバスイン信号、サービス信
    号をサービスイン信号、データ信号をチータイン4M号
    として夫々のイト号は専用の軒送糺、で転送される…子
    削算桿1のチャネル装置を、パスイン信号入力回路にバ
    ス信号出力手段を夫々併設[7、入出力制仇装す、のパ
    スイン信号…力回路にパスイト角田カー)一段を夫々併
    設L1チャ牙・ル装儂と入出力匍i栢装置間のデータ転
    送がライト系の場合、バスイン転送線もナヤネルV修4
    から入出力匍IF装饅♀へデータを嘘き串すバス信号の
    転送に用いてサービスアラ1lFr号かデータアウト信
    号のいずわか一方を該バス信号春用のタグ信号とし他方
    をバスアウト転送線で転送さするパスアウト信号専用の
    タグ(P、号とし、該バスイン転送線と)くスアウトf
    送線に夫々の該バス信号を連続して転髪さ七、チャネル
    装置゛と入出力fllli伊装置間のデータ転送がリー
    ド系の場会、バスアウト転送線もチャネル刺偉−が入出
    力制@1装話からデータを駅、み取るバス4?Sの転送
    に用いてサービスイン信号かデータ4748号のいずれ
    か一方を該バス(pi号専用のタグ信号とし、他方をパ
    スイン転送紘で転送されるバスイン信号専用のタグ信号
    とし、該バスアウト転送線とバスイン転送線に夫々の該
    バス信号を連続して転送させることを%体とするデータ
    転送方式。
JP21120383A 1983-11-10 1983-11-10 デ−タ転送方式 Pending JPS60103472A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21120383A JPS60103472A (ja) 1983-11-10 1983-11-10 デ−タ転送方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21120383A JPS60103472A (ja) 1983-11-10 1983-11-10 デ−タ転送方式

Publications (1)

Publication Number Publication Date
JPS60103472A true JPS60103472A (ja) 1985-06-07

Family

ID=16602062

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21120383A Pending JPS60103472A (ja) 1983-11-10 1983-11-10 デ−タ転送方式

Country Status (1)

Country Link
JP (1) JPS60103472A (ja)

Similar Documents

Publication Publication Date Title
JPH02263260A (ja) メモリアクセススイッチネットワーク
US4768145A (en) Bus system
GB1571858A (en) Data processing apparatus
US9152585B2 (en) Memory interface with reduced read-write turnaround delay
WO2004010286A3 (en) Self-configuring processing element
JPS60103472A (ja) デ−タ転送方式
JPH0634486B2 (ja) 通信プロトコル制御装置
JPH01284042A (ja) 割込みパケット転送方式
JPH10214220A (ja) 集積回路
CN100561949C (zh) 异步双端口随机存储器复用驱动装置
CN112148659B (zh) 数据传输电路
JPS60232743A (ja) スイツチング・ネツトワ−ク
JPH0715670B2 (ja) デ−タ処理装置
KR920002666B1 (ko) 양방향 병렬포트
KR920009452B1 (ko) 32비트 마이크로 프로세서를 이용한 64비트 데이타전송회로
JPH1027492A (ja) 不揮発性記憶装置のためのデータ入力/出力管理装置、ならびに、メモリに書込むべき入力データとメモリから読出すべき出力データとを管理するための方法
JPS614393A (ja) 時間スイツチ回路
JPH053006B2 (ja)
JPS61202225A (ja) プロセツサによるハ−ドウエア制御方式
JPH01261762A (ja) データ転送方式
JPS59105151A (ja) 割込み処理制御方式
JPS63137847A (ja) 両面プリント用画像発生装置
JPS60254264A (ja) 複数装置の制御方式
JPH02206259A (ja) Atm交換通話路におけるヘッダ変換方式
JPS59114970A (ja) フアクシミリ受信機