JPS601018U - 基準電圧回路 - Google Patents
基準電圧回路Info
- Publication number
- JPS601018U JPS601018U JP7114784U JP7114784U JPS601018U JP S601018 U JPS601018 U JP S601018U JP 7114784 U JP7114784 U JP 7114784U JP 7114784 U JP7114784 U JP 7114784U JP S601018 U JPS601018 U JP S601018U
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- transistor
- transistors
- mos
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第1図、第2図、第3図、第4図、第5図、第6図、第
7図、第8図、第9図、第10図、第11図は本考案の
基準電圧回路。 1、 2. 3. 4. 5. 7. 10. 12.
14゜15.17,19.21,23,25,27゜
2B、29,30,31,32.33はNチャネルトラ
ンジスタ、6. 8. 9. 11. 13. 16゜
18.20,22,24.26はPチャネルトランジス
タ、VDDはプラス電源電圧、VSSはマイナス電源電
圧、GND或いはVgは接地或いは内部接地電圧、■□
、 V2. V3. Vl、 V5. V6. V’
1. y’ 2+ V’ 3+ V’ 4* V’ 5
+ V’ 61 ”V□+ nv、。 nv2. ”Vl、 nV’ 1. nV’ 2ハ
基準電圧。
7図、第8図、第9図、第10図、第11図は本考案の
基準電圧回路。 1、 2. 3. 4. 5. 7. 10. 12.
14゜15.17,19.21,23,25,27゜
2B、29,30,31,32.33はNチャネルトラ
ンジスタ、6. 8. 9. 11. 13. 16゜
18.20,22,24.26はPチャネルトランジス
タ、VDDはプラス電源電圧、VSSはマイナス電源電
圧、GND或いはVgは接地或いは内部接地電圧、■□
、 V2. V3. Vl、 V5. V6. V’
1. y’ 2+ V’ 3+ V’ 4* V’ 5
+ V’ 61 ”V□+ nv、。 nv2. ”Vl、 nV’ 1. nV’ 2ハ
基準電圧。
Claims (1)
- 第1のMOSトランジスタと第2のMOS トランジス
タが第1と第2の電源間に直列接続され、第3のMOS
トランジスタと第4のMOSトランジスタが前記第1と
第2の電源間に直列接続され、前記第1のMOSトラン
ジスタと前記第3のMOSド ランジスタは同じチャ
ンネルタイプのトランジスタであり、第2のMOS )
ランジスタと第4のMOS)ランジスタは同じチャンネ
ルタイプのトランジスタであり、前記第1のMOSトラ
ンジスタと前記第2のMOS トランジスタの接続点は
、前記第4のMOS)ランジスタのゲートに入力され、
前記第2及び第3のMOS)ランジスタはゲートとドレ
インがそれぞれ短絡され、前記第1のMOSトランジス
タのゲートには前記第1と第2の電源の中間の電位であ
る第3の電源電位が印加され、前記第3のMOS)ラン
ジスタの閾値と前記第4のMOS トランジスタの閾値
を異ならせ、前記第3と第4のMOS トランジスタの
接続点より前記第3と第4のMOS)ランジスタの閾値
電圧の差を前記第3の電源電圧からの基準電圧として出
力させることを特徴とする基準電圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7114784U JPS601018U (ja) | 1984-05-16 | 1984-05-16 | 基準電圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7114784U JPS601018U (ja) | 1984-05-16 | 1984-05-16 | 基準電圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS601018U true JPS601018U (ja) | 1985-01-07 |
| JPS6228088Y2 JPS6228088Y2 (ja) | 1987-07-18 |
Family
ID=30201298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7114784U Granted JPS601018U (ja) | 1984-05-16 | 1984-05-16 | 基準電圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS601018U (ja) |
-
1984
- 1984-05-16 JP JP7114784U patent/JPS601018U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6228088Y2 (ja) | 1987-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR870007509A (ko) | 집적회로에서의 버퍼회로 | |
| US5095230A (en) | Data output circuit of semiconductor device | |
| JPS5996937U (ja) | シユミツト・トリガ回路 | |
| JPS601018U (ja) | 基準電圧回路 | |
| JPH04156706A (ja) | 出力回路 | |
| JPS5864828A (ja) | Cmos論理回路装置 | |
| KR870003623A (ko) | 슈미트 회로 | |
| JPS5893014U (ja) | コンプリメンタリ出力回路 | |
| JPS6122366U (ja) | ダイナミツクロジツク回路 | |
| JPS5866715U (ja) | プツシユプル増幅回路 | |
| JPH03100996A (ja) | 増幅回路 | |
| JPS6122367U (ja) | ダイナミツクロジツク回路 | |
| JPS5896269U (ja) | 電圧検出回路 | |
| JPH0218606A (ja) | 定電流回路 | |
| JPS58194541U (ja) | 信号入力回路 | |
| JPH03181221A (ja) | ワイヤード・nor回路 | |
| JP2785576B2 (ja) | レベル変換回路 | |
| JPS5979632A (ja) | ラツチ回路 | |
| JPH0194714A (ja) | シュミットスイッチング回路 | |
| JPS6162230A (ja) | インタ−フエ−ス回路 | |
| JPH0155770B2 (ja) | ||
| JPS601017U (ja) | 演算増幅器 | |
| JPS5888450U (ja) | イニシヤルリセツト回路 | |
| JPS62145917A (ja) | 半導体集積回路 | |
| JPH0377421A (ja) | ヒステリシス回路 |