JPS60101642A - マイクロコンピユ−タ入力制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、プログラムカウンタ、プログラムスタックお
よびスタックポインタをそなえたマイクロコンピュータ
で、そのプログラムカウンタの退避動作がスタックポイ
ンタへの命令入カド同システップで実行できる入力制御
回路に関する。

従来例の構成とその問題点 マイクロコンピュータの入力制御部は、例えば、第１図
の概要構成図で示されるように、プログラムカウンタ１
、ページレジスタ２、バンクレジスタ３、プログラムス
タック４、スタックポインタ６を有し、それらに対して
、プログラムカウンタ・インクリメントクロック信号線
６、プログラムカウンタ・アドレスラッチ信号線７、ペ
ージレジスタラッチ信号線８、バンクレジスタラッチ信
号線９、プログラムスタック・ランチ信号線１０、スタ
ック・ポツプ（アンプ）信号線１１、スタック・ブソン
ユ（ダウン）信号線１２およびアドレス・バス（群）１
３を、それぞれ、機能ごとに結合したものが知られてい
る。

ところで、このコンピュータ入力制御部の各個別の機能
回路部について、その構成および動作をみると、プログ
ラムカウンタ１は、そのコンピュータが所有するプログ
ラム領域の全てをアドレスするために、そのプログラム
領域がｍ語であれば、（ｆｆ０ｇ２ｍ）ビットが必要で
ある。しだがって、プログラム上で分岐を実現するため
には、プログラムカウンタ１に（＃Ｏｇ２ｍ）ビットを
転送する必要がある。しかし、プログラム上では、全て
のプログラム領域内を広範囲に分岐することは少なく、
通常の場合、比較的近い領域への分岐で済むことが多い
。そのため、多くのコンピュータにおいては、全てのプ
ログラム領域内を自由に分岐できる命令とは別に、限定
された領域内では短かい命令ステップで分岐できる命令
系を備え、プログラム領域を効率よく使用できるように
構成される。

第１図で、ページレジスタ２ならびにバンクレジスタ３
が、それぞれ、その機能を分担するものであシ、ページ
レジスタ２は、線形なプログラム領域ごとに分割して、
それを一括的にプログラムカウンタ１に転送し得るもの
であり、また、バンクレジスタ３は、プログラムカウン
タ１へ一１１Ｋｋ送できる分量のピット数を越える領域
までプログラム領域を拡張して、この拡張領域を動作さ
せるためのものである。なお、この場合、全てのアドレ
ス・バス（ｆｆ）１３Ｕ、；ｙ’ログラムカウンタ１ニ
結合される内部アドレス・バスＣ群）　１４　ト、バン
クレジスタ３に結合される拡張アドレス・バス（群）１
５とに、それぞれ、分かれ、さらに、内部アドレス・バ
ス（群）１４は、近距離分岐の際にアドレスするページ
内アドレス・バス（群）１６とページレジスタ２で保持
されるページアドレス・バス（群）１７とに区分されて
いる。プログラムスタック４は、全てのプログラム領域
を記憶するために、ページ内アドレス・バス（群）１６
に連結される町ビットと、ページアドレス・バス（群）
１７に連結されるｍ２ビツトおよび拡張アドレス・バス
（群）１６に連結されるｍ３ビツトとを加えた（　Ｊ　
＋ｍ２　＋ｍ３）ビットのビット長を有し、その深さが
、スタックポインタ５のビット長をｎビットとすると、
最大で２ｎであり、したがって、最大容量（（ｍ＋　＋
ｍ２＋ｍ３　）ｘ２ｎ）である。

また、プログラムカウンタ１は、通常、インクリメント
クロック信号線６からのクロック入力信号によって、１
つずつ増加され、これに応じて、グログシム領域の命令
を順次実行していくが、分岐が発生すると、内部アドレ
ス・バス（群）１４に新しいアドレスが設定され、アド
レスラッチ信号線７の信号とページレジスタラッチ信号
線８の信号とによって、そのカウント内容が書き換えら
れる。ページ内アドレス１６の範囲内のみでの分岐（以
降、ページ内分岐と呼ぶ）が発生すると、アドレス・バ
ス（群）　１４のうちのページ内アドレス１６に新しい
アドレスが設定され、アドレスラッチ信号線７の信号の
みが出されることになる。

さらに、バンクレジスタ３は、通常、分岐命令に先立ち
、別の命令によって、拡張アドレス・バス（群）１６内
のプログラム領域が設定され、その後、分岐命令に同期
し、て、バンクレジスクラッチ信号線９からのラッチ信
号にょシ、その動作を遂行する。このバンクレジスタ３
は、プログラムカウンタ１の桁上りによって、カウント
内容が増加するものと完全に分離するものとがある。

さて、サブ・プログラムへの分岐が発生すると、現時点
の実行アドレスをプログラムスタック４に退避して、ス
タックポインタ５を深くするために、スタック・ブツシ
ュ（ダウン）信号ｌｌｌ！ｉ！１２に信号を出し、新し
いアドレス位置をプログラムカウンタ１に書き込む。サ
ブ・プログラムからの復帰は、プログラムスタック４か
ら、先に退避させたアドレスを取シ出し、プログラムカ
ウンタ１を復帰するために、スタックポインタ６も浅く
する命令をスタック・ポツプ（アンプ）信号線１１に信
号を与え、プログラムスタック・ラッチ信号線１ｏに信
号を与えることによシ、プログラムカウンタ１の動作を
回復させる。

第１図のような構成を有するコンピュータにおいては、
通常の分岐を実行しようとすると、次のような手順が必
要である。まず、全てのプログラム領域に及ぶ全アドレ
ス・バス（群）１３の分岐の場合、バンクレジスタ３の
設定命令、ページレジスタ２を含む内部アドレス・バス
（群）１４の全体を指示する長飛越しくＬＯＮＧ　ＪＵ
ＭＰ）命令の順に実行する。次に、内部アドレス・バス
（群）１４内の分岐（以降、バンク内分岐と呼ぶ）の場
合、長飛越し命令を実行する。また、ページ内分岐の場
合、すでに説明したように、ページ内アドレス・バス（
群）１６内のみを設定する短飛越しく５ＨＯＲＴ　ＪＵ
ＭＰ）命令を実行する。

これらの分岐の最も容易な実現の仕方は、絶対番地分岐
方式をとることである。しかし、絶対番地分岐方式を採
用する場合、最終的に得られるオブジェクト・コードの
中にアドレスデータを含むため、プログラム作成時にア
ドレス範囲を常に確認する必要があシ、第１図の構成で
は、バンク領域およびページ領域の境界を認識しながら
、分岐命令を使い分ける必要がある。例えば、バンク境
界付近で、後方分岐として１０番地程度を戻るだけなら
、長飛越し命令に依らず、短飛越し命令だけでよいが、
プログラム領域を追加したために、分岐命令の部分が後
方に大きくずれて、バンク境界を越えてしまい、あるい
は、バンク境界にまたがるようになると、わずか１０番
地程度の後方分岐のために、？くンクレジスタ設定命令
と長飛越し命令とが必要になり、アドレスの再計数だけ
でなく、それ以降の分岐命令を再度書き換える必要が出
てくるという難点がある。また、この例では、命令ステ
ップ自体も、短飛越し命令のみで済むものにくらべると
、バンクレジスタ設定命令と長飛越し命令との両方が必
要で、最低２命令ステツプ異なり、ますます、アドレス
を乱す要因が加わることになる。さらに、マイクロコン
ピュータレベルでの実際上のプログラムデパックは、最
終的に得られるオブジェクト・コードレベルで行なわれ
ることが多く、その際、アドレス・データを含むオブジ
ェクト・コードの場合、データの挿入。

削除を行なう都度、アドレスの再計数が必要になるとい
う問題点がある。

発明の目的 本発明は、上述の従来例にみられる問題点をことごとく
解決するもので、単純な論理ゲート手段の伺゛加のみに
よって、プログラムで多用されるループの制御が短い命
令で実行できるマイクロコンピュータ入力制御回路を提
供するものである。

発明の構成 本発明は、要約すると、プログラムカウンタ、プログラ
ムスタックおよびスタックポインタをそなえ、前記スタ
ックポインタへのポツプ信号を前記プログラムスタック
の読出し命令入力部に分岐供与する回路手段を有するマ
イクロコンピュータ入力制御回路であり、これによシ、
バンクやページの機能部に制約されることなく、短い命
令で多用されるループの制御が再配置可能なオブジェク
ト・コードによって実現可能である。

実施例の説明 第２図に本発明の実施例回路構成を示す。この実施例構
成は、第１図の従来構成に、スタック・ポツプ信号線１
１の入力信号を分岐し、これをプログラムスタック４の
読出し信号入力部に供給するだめの２つのＯＲゲー）１
８．１９を付加したものである。

この回路構成で後方分岐を行なうには、従来のマイクロ
コンピュータに３種類の命令を付加する。

第１はスタックに現在の実行アドレスを退避する命令、
第２はスタックトップにあるアドレスに飛越しく　ＪＵ
ＭＰ　）を行なう命令、そして、第３はスタックポイン
タを操作して、現在のスタックトップの値を無効にする
命令であり、このうち、第２の命令を条件分岐する。こ
とにすれば、第３の命令は禁止することも可能である。

これらの命令系は、スタックトップアップ信号線１１と
スタックアンプ信号線２ｏとにより実行される。

仮りに付けた命令の二−モニソクと簡単な動作を次に示
す。このことから、第２の命令の分岐は複数個存在し得
ることがわかる。

ＬＯＯＰ　（Ｌｏｏｐ　ｐｏｉｎｔ）　；　ＳＰ　４−
５Ｐ＋１．（ＳＰ）←ＰＣ＋１ＬＢＲ（Ｌｏｏｐ　ｂｒ
ａｎｃｈ）　；　ＰＣ＜−（ＳＰ）ＬＢＮＺ　（Ｌｏｏ
ｐ　ｂｒａｎｃｈ　ｎｏｔ　ｚｅｒｏ）ＬＢＣ（Ｌｏｏ
ｐ　ｂｒａｎｃｈ　ｃａｒｒｙ）ＬＢＮＣ（Ｌｏｏｐ　
ｂｒａｎｃｈ　ｎｏｔ　ｃａｒｒｙ）？ ＷＩＰＥ　（Ｓｔａｃｋ　ｔｏｐ　ｄａｔａ　ｗｉｐｅ
　ｏｕｔ）Ｈ５Ｐ←ＳＰ　−１第３図に実際の使用フロ
ー図を示す。命令の実行手順として、ループ（ＬＯＯＰ
　）命令を見つけると、このループ命令の次の命令のア
ドレスを戻υ番地としてスタックに退避する。これは、
従来から存在するサブルーチンコール命令のプログラム
カウンタ１の退避手順をそのまま使用することが可能な
ため、ハードウェアの増加を伴なわずに行ない得る。次
に、ループにネスティングがなければ、ループに関係し
た分岐命令が現われる。ここで、条件によっては、ルー
プ分岐が発生する場合としない場合とがあるが、この条
件の成立の可否は従来からある条件分岐命令のそれをそ
のまま使用することが可能である。ループ分岐をする場
合は、プログラムカウンタ１にプログラムスタック４の
スタックトップの値を転送（Ｌｏａｄ）する必要がある
ため、ＯＲゲート１９を通じて、スタックリード信号線
２１に信号を加え、 次にスタックデータ・ランチ信号線１０に信号を与える
ことが必要である。これは従来からあるサブルーチンか
らのリターン（Ｒθｔｕｒｎ　）命令のシーケンスから
スタックポインタ６のカウントダウンをする動作を省略
したものである。！た、ループ分岐が発生しない場合は
、プログラムカウンタ１が通常のカウントアンプを行な
う。この動作は普通に行なわれる動作であり、問題にな
らない。

なお、同時に、スタックの整合をとるため、スタックト
ップの値を読み捨てる必要があるが、これはスタックポ
インタ５をカランＩ・ダウンすることで十分である。

以上の動作でわかるように、ハードウェアスタックを用
いているため、ループからの飛出しの際に注意を必要と
する。すなわち、スタックポインタ６を合わせておかな
ければならないため、単にスタックをカウントダウンす
る命令が必要になり、とりわけ、無条件ループ分岐命令
を使用する場合には、この命令系が不可欠になる。

第２図では、動作説明上、スタック・トップアップ信号
線１１を付設しているが、マイクロコンピュータの命令
デコード部に手を加えることと、スタックアンプ信号線
２ｏとスタックリード信号線２１とを新たに設けること
によって、スタック・トップアンプ信号線１１を不要に
することも、設計よでは十分可能であり、その場合には
、２個のＤＲゲート１８−．１９も省くことができる。

発明の効果 本発明によれば、ハードウェアスタックを利用すること
によシ、プログラミングで多用されるループが容易に実
現できる。また、全てのループ制御命令は、マイクロコ
ンピュータの最短命令長で実現可能であり、通常の分岐
命令よりも短い場合が多い。とくに、バンクやページ境
界での分岐を行なう際に大きな効果があられれる。さら
に、最終的に得られるオブジェクトコードとしては、分
岐命令に伴なうアドレスを意味するコードを一切含まな
いために、アドレス演算器を持たないにもかかわらず、
再配置可能なフログラーになり、オブジェクトコードレ
ベルでのプログラム（機械語レベル）の際にもアドレス
計算が不用になるという利点を有する。

【図面の簡単な説明】

第１図は従来例のマイクロコンピュータ入力制制部口、
第２図は本発明実施例のマイクロコンピュータ入力制御
部ｌ、第３図は本発明実施例で用いたフロー（命令の実
行手順）図である。 １・・・・・・プログラムカウンタ、２・−・・・ペー
ジレジスタ、３・・・・・バンクレジスタ、４・・・・
・プログラムスタック、６・・・・・スタックポインタ
、６・・・　プログラムカウンタ・インクリメントクロ
ック信号線、７・・・・・・プログラムカウンタ・アド
レスラッチ信号線、８・・・・ページレジスタランチ信
号線、バンクレジスクラッチ信号線、１０・・・・・・
プログラムスタック・ラッチ信号線、１１・・・・・・
スタック・ポツプ（アップ）信号線、１２・−・−スタ
ック・ブツシュ（ダウン）信号線、１３・・・・アドレ
ス・ノくス（群）、１４・・・・・・内部アドレス・バ
ス（群）、１６・−・・・拡張アドレス・バス（群）、
１６・・・・ページ内アドレス・バス（群）、１７・・
・・・・ページアドレス・ノくス（群）、１８．１９・
・・・・・ＯＲゲート、２０・・・・・−スタックアッ
プ信号線、２１・・−・・スタックリード信号線。

Claims (2)

【特許請求の範囲】
1. （１）　プログラムカウンタ、・プログラムスタックお
   よびスタックポインタをそなえ、前記スタソクポイ７り
   へのポツプ信号を前記プログラムスタックの読出し命令
   入力部に分岐供与する回路手段を有するマイクロコンピ
   ュータ入力制御回路。
2. （２）　ポツプ信号を分岐供与する回路手段が論理ゲー
   トでなる特許請求の範囲第１項に記載のマイクロコンピ
   ュータ入力制御回路。